Главная Об электрических измерениях. Достоинства и недостатки



&

Вых If

&

ВыхЗ

&

лгвыхг

&

ТВых1

тель, циклически обегающий источники информавди, "вырезает" из их сигналов импульсы, амплитуды которых равны отдельным дискретным значениям этих сигналов. Аналоговый прибор с элементом памяти на входе, получающий периодически импульсы от общего устройства обработки информации через выходной переключатель, выполняет демодуляцию амплитудно-импульсного сигнала по принципу работы схемы рис. 5.10, в.

Преобразователи кодов. Как указывалось в § 5.4, преобразования кодов применяются в ИИС с разными целями: для перехода от одной системы счисления к другой, для защиты от помех, для изменения формы представления кода (с переходом из параллельной в последовательную и обратно). Остановимся на некоторых примерах.

На рис. 5.34 приведена функциональная схема одной декады дешифратора, преобразующего двоично-десятичный код в единично-десятичный для управления цифровым индикатором. Число таких независимых декад, устанавливаемых в одном дешифраторе, определяется числом десятичных разрядов кода. В декаду входят 10 элементов И. Два из них -DOhDI - имеют по четыре входа, два -D8viD9 - по два входа, остальные - по три входа. Номер элемента И соответствует цифре десятичного числа, расшифровываемой им. Входной сигнал, соответствующий четырехразрядному двоичному коду данной десятичной цифры, подводится к восьми вертикальным шинам. Значение каждого двоичного разряда представлено двумя логическими сигналами: прямым и инверсным. Разраду с весом 2 соответствуют сигналы А, А, с весом 2 - сигналы В, В, с весом 2 - сигналы С, С, с весом 2° - сигналы Д D. Так, при кодовой комбинации 0001, выражающей число 1, логические сигналы 1 присутствуют на входах Я, В, С, D, а логические сигналы О - на входах А, В, С, D.

Каждый из элементов И обнаруживает совпадение сигналов 1 на определенной комбинации входов. Например, элемент 1 обнаружива-

TVO ВыхО

/\ А А А, А А

а1 вв с с D i

2Ъ гг

Рис. 5.34



Сброс

7"

г" г"

z"

г"

Рис. 5.35

ет совпадение сигналов на входах А, В, С, D. Поэтому сигнал на Вых1 возникает при коде числа 1 на входе.

Если бы во входном коде использовались все возможные комбинации, то все элементы И в дешифраторе должны были бы иметь по четыре входа. Но в данном случае используются только 10 комбинаций из 16 возможных, и это дает возможность упростить дешифратор. Известно, что если старший двоичный разряд (с весом 2) равен 1,то на входе - либо код числа 8, либо код числа 9. А выбор между этими двумя числами определяется только значением младшего разряда (с весом 2"). Если он равен 1, то это число 9, если О, то это число 8. Значит, для дешифрации чисел 8 и 9 нужны схемы И на два входа.

Далее, рассматривая комбинации входного кода, можно видеть, что если хотя бы один из двух средних разрядов (с весом 2 и 2) равен 1, то старший разряд обязательно равен нулю и его не требуется принимать во внимание при дешифрации. Это позволяет использовать трехвходовые схемы И для разпознавания цифр от 2 до 7.

Такая операция, как преобразование двоичного кода в двоично-десятичный, при наличии в ИИС общего устройства обработки информации возлагается обычно на него. Но в несложных ИИС для этой цели может быть применена специальная схема, показанная на рис. 5.35. Действие ее основано на использовании одновременной работы двух счетчиков импульсов - двоичного D1 и двоично-десятичного D2. Когда в Di накапливается двоичное число, равное заданному на входе, работа счетчиков останавливается, г. с D2 снимается двоично-десятичный код. Источшком импульсов счета служит генератор D3, прохождением их на счетные входы Т обоих счетчиков управляет схема совпадений D4 по сигналу с инверсного вьгхода схемы сравнения кодов Ш. На



1)1-1 i?« -"&

B1-1

- &

вз г

в 1-2

В1-г

у Вых

B1-N - &

B1-N &

"У-

Вх 5)

Рис. 5.36

последнюю поступают в параллельной форме два двоичных кодовых сигнала: со входа и со счетчика D1. Сигнал на инверсном выходе схемы D5 равен 1, когда сравниваемые коды не равны, и О - когда они равны. Следовательно, схема D4 пропускает импульсы, пока не достигается равенство кодов. После снятия с вьгхода D2 двоично-десятичного кода подают импульс сброса на входы R обоих счетчиков, и схема возобновляет работу.

Преобразователи параллельного кода в последовательный находят особенно широкое применение в ИИС с протяженными каналами связи. Параллельный код, поступающий по N проводам с выхода АЦП или устройства обработки информации, преобразуется для передачи по каналу в последовательный код, в котором элементы (разряды) кода передаются последовательно во времени. Один из вариантов схем такого преобразователя показан на рис. 5.36,д. Входной параллельный код развфтывается последовательно в,о времени с помощью распределителя импульсов D2 и элементов И с номерами D1-1, D1-2, ... .-, D1-N, каждая из которых пропускает элементарный сигнал, соответствующий значению своего разряда, во время поступления на ее второй вход импульса от распределителя. Работой распределителя импульсов управляет генератор D3. Сигналы от элементов И подводятся к общему выходу через элемент ИЛИ D4.

На приемной стороне выполняется обратное преобразование последовательного кода в параллельный. Обратный преобразователь (рис. 5.36,6) строится на тех же элементах, что и прямой. Входной сигнал подается одновременно на элементов И {D1-1, D1-2, .... D1-N), каждый из которьЕх пропускает на свой выход только один его элемент по сигналу от распределителя импульсов D2. Последний должен работать синхронно с распределителем в прямом преобразователе. Проще всего обеспечить такую синхронность, управляя обоими распределителями от общего генератора. Так и делаегсяХв системах ближнего действия. Но в системах с дальними каналами\загружать канал



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 [101] 102 103 104 105 106 107 108 109 110 111 112 113 114


0.0335