вспомогательными тактовыми импульсами невыгодно. В них на приемной стороне устанавливается свой генератор D3, а тактовая синхронизация работы генератора вьтолняется специальным узлом путем выделения фронтов информационных импульсов. Кроме тактовой синхронизацш. генератора на приемной стороне выполняется еше и цикловая синхронизация работы распределителя. Для нее используется свой узел, который вьщеляет специальные синхронизируюшие сигналы, содержащиеся в принимаемых кодовых сообщениях.

Узлы формировшия и проверки помехозащищекных кодов. Число разновидностей таких блоков велико, так как применяются разнообразные виды корректирующих кодов. Рассмотрим простейшие примеры. Наиболее прост и притом наименее избыточен код с защитой по четности. В нем к п элементам исходного кода добавляется один элемент таким образом, чтобы сумма числа единиц в получившейся т-элементной комбинации (где т = п + I) была обязательно четной. Тогда искажение любого одного элемента комбинации при передаче нарушит четность, и это будет обнарзокшо при проверке на приемной стороне. Будут также обнаружены искажения любого нечетного числа элементов. Но если исказятся два элемента шхи любое четное число их, то сумма единиц в комбинации останется четной и такое искажение не будет обнаружено. К счастью, вероятность искажения двух элементов комбинации обычно много меньше вероятности искажения одного элемента. Поэтому описанная защита существенно сокращает долю ложно воспроизводимых сообщений.

На рис. 5.37,G приведена функциональная схема узла формирования кода с зашитой по четности. Входной безызбьггочный код поступает в последовательной форме на счетный вход Т триггера D1 и од-новремашо на выход (в канал связи) через схему ИЖ D3. Выход триггера соединен с входом элемента И ф2), а на другой ее вход подается управляющий сигнал после прохождения п импульсов входного кода. До начала работы схемы триггер находится в состоянии 0. Во время работы состояние его меняется на противоположное (О на 1, а 1 - на 0) при каждом поступлении сигнала 1 на счетный вход Т. Значит, если в и разрядах исходного кода содержится четное число единиц, то к концу его прохождения триггф окажется в состоянии 0. В противном случае триггер примет к концу прохождения входного кода состояние 1. С подачей управляющего сигнала в момент, соответствующий началу такта с номфом m = и + 1, элемент И вьщает сигнал 1 в том случае, если сигнал на выходе триггера в этот момент равен 1. Этим число единиц в коде дополняется до четного. Сигнал от элемента И поступает на общий выход через схему или D3. Схема возвращается в исходное состояние импульсом сброса, поступающим на вход R триггфа.

На рис. 5.37,6 показана схема узла хтроверки кода с защитой по четности. Она гостроена на аналогичньк элементах. В ней сигнал сни-

Сброс

&

Рис. 5.37

Сброс

Упр 5)

мается с инверсного выхода триггфа D1, так что к концу работы этот сганал равен 1 в случае, если в т поданных на счетный вход импулы;ах содержалось четное число единиц. В этом случае подача управляющего сигнала на элемент И D2 вызывает появление сигнала 1 на выходе, а этот сигнал разрешает вьщачу принятого сообщения на воспроизведение. При нечетном числе единиц во входном коде на выходе в момент подачи управляющего сигнала получается сигнал О, а это означает запрет воспроизведения сообщения. Импульс сброса на входе R триггера возвращает схему в исходное состояние.

Рассмотрим несколько более сложный код, получивший название корреляционного (в некоторых работах его называют также биим-пульсным кодом). В нем каждый элемент исходного и-разрядного безызбьпочного кода дополняется инверсным элемштом, так что вместо элемента 1 передается пара элемштов Ю, а вместо О - пара 01. Таким образом, голучается код с удвоенным числом разрядов т = 2п. На ттрйемной стороне каждая пара элементов проверяется отдельно. Обнаружение хотя бы одной пары 00 или 11 вызывает запрет на воспроизведение данной кодовой комбинации. Такой код более защищен от помех, чем предьщущий. Наряду со всеми искажениями нечетного числа эломентов он позволяет обнаруживать значительную часть искажений четного числа элементов. Так, из двойных искажений не обнаруживаются только те, которые возникают в паре соседних элементов, соответствующей одному элементу исходной комбинации. Тогда, например, из пары 10 образуется пара 01, но она не принадлежит к числу запрещенных, и потому такое искажение на обнаруживается.

На рис. 5.38,G приведена схема узла формирования корреляцион-ного кода. На вход поступает в последовательной форме сигнал исходного безызбьгточного кода с тактовой частотой, которая вдвое мшьше частоты передачи по каналу связи. Иными словами, каждый элемштарный сигнал (1 или 0) сохраняется на входе в течение двух тактов. Наряду с входным сигналом в схеме образуется обратный aviy сигнал с помощью инвертора D1. Блок управления вьщает импульсы Упр1 и Упр2, из которых первый соответствует нечетным тактам, а второй - четным. Пфвый с помощью схемы И£)2 направляет на схе-

юг s*

Л1 &

Упрг

Упр1 А у„р 2

I- R

,Упр1

ynpfy

УпрЗ 5)

Вых г

Вых 1

му или D4 сигнал от входа во время нечетного такта, второй с помощью схемы И D3 направляет туда же сигнал, инверсный входному, во йрсмя четного такта. Сигналы с выхода схемы D4 поступают в канал связи.

Схема узла обнаружения ошибок в корреляционном коде показана на рис. 5.38,6. Здесь входные сигналы, поступающие в нечетных тактах, пропускаются с помощью схемы И D] по командам Упр1 на вход установки S триггера D3. Триггер загоминаег сигнал, принятый в нечетном такте, сохраняя его значение на время следующего такта. Сигнагы, приходящие на вход во время четных тактов, выделяются элементом И D2 по командам Упр2. Прямые сигналы с выходов элементов D2 и D3 поступают на схему И D4, а инверсные сигналы с выходов D2 и D3 - на схему И D5. Во время четного такта с некоторой задержкой по отношению к сигналу Упр2 на входы элементов D4 и D5 подается сигнал УпрЗ. При этом если на выходах элемштов D2 и D3 присутствуют одновременно сигналы 1, то элемент D4 вьщает сигнал 1, а если пара сигналов 1 присутствует одновременно на инверсных выходах D2 и D3, то сигнал 1 вьщает схема D5. Пфвый из них означает, что в паре смежных разрядов входного кода обнаружено совпадение двух единиц, второй свидетельствует о приеме двух нулей в этой же паре. Оба сигнала поступают через элемент ИЛИ D6 на первый выход Вых1, который связан со схемой запрета воспроизведения сообщений. Последняя запоминает сигнал искажения любой пары смежных элемштов, а в конце приема всей комбинации дает запрет на ее воспроизведение. Восстановленная безызбьпочная комбинация (результат выделения сигналов в нечетных тактах) снимается в последо-