Главная Импульсный режим работы



чипости верхнего уровня, а отнои1ение Д£"кр/А1/ = Впом определяет относительную помехоуспюйчивость верхнего уровня (рис. 6). Эти оценки помехоустойчивости являются предельными (снизу), так как они не учитывают инерционность логического элемента.

ГЛАВА ДВАДЦАТАЯ

ОСНОВНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ


§ 20.1. СХЕМА ЛОГИЧЕСКОГО ОТРИЦАНИЯ (НЕ)

1. Принцип построения схемы НЕ. В данном параграфе рассматривается схема потенциального типа. Согласно определению, при подаче на вход схемы НЕ высокого потенциала Е" на выходе должен получиться низкий потенциал V\ и наоборот (рис. 1). Таким свойством обладает инвертирующий усилитель. Поэтому схемы НЕ выполняются как инверторы на основе транзисторного или лампового усилителя.

2. Транзисторная схема НЕ (рис. 2) содержит в качестве основного элемента ключевой каскад. Особенность схемы - отсутствие в ней разделительных конденсаторов, которые не могут быть использованы при передаче постоянных потенциалов. Нагрузкой инвертора служат резистор

и входные сопротивления R„j{j =1,2, п) логических схем, приключенных к выходу инвертора. Будем полагать, что величина RjRaHe зависит от /, но в процессе работы некоторые из нагрузочных элементов могут отключаться (динамическая нагрузка). Найдем эквивалентное сопротивление нагрузки инвертора, когда число подключенных нагрузочных элементов равно 1(1 =0, 1, 2, ... п):

Рис. I,

+ IRho/Ru

(20.1)

Пользуясь теоремой об эквивалентном генераторе, преобразуем данную схему к виду, показанному на рис. 3, где

E,E.,i = ERj(R + R,,,): = = 11/?„з. (20.2)



3 Входные и выходные потенциалы. Применительно к инвертору на транзисторе типа р-п-р (см. рис. 2) целесообразно использовать входной сигнал, оба уровня которого отрицательны (см. рис. 1):

Е" = F-f Д£<0,1 <Е".

(20.3)

Обычно Е -(5 15)В, а Е" > -0,5 В (при выполнении последнего неравенства часто принимают Eq =0).

Параметры входной цепи выбираются так, что при е = = Е" транзистор заперт, а при е = £ он насыщен. В соот-


Рис 2,

Рис 3.

ветствии с этим отрицательные уровни выходного потенциала (см. рис. 1).

Кн = /„„-(0,2-0,4) в, Ув = -Ег,-¥1воКг1-Еп-

(20.4)

В целях воспроизведения входных сигналов (см. § 19.2, п. 5) обычно устанавливают верхние и нижние уровни входного и выходного потенциалов приблизительно одинаковыми: Ун" = Е", Ун = Е. Для обеспечения последнего равенства устанавливают резистор i?no-

4. Анализ стационарных режимов работы схемы целесообразно производить при низкой или умеренной частоте коммутации, когда длительности запертого или насьщен-ного состояний транзистора превосходят практические длительности переходных процессов в схеме. Анализ стационарных режимов в принципе не отличается от изложенного в § 8.4, пп. 3-5. При этом следует учесть, что при изменении числа / приключенных нагрузочных элементов меняет-



Сй уровень Vh выхбднйго пбтенциаЛа. Поэтому параметры схемы (/?к и /?11о) должны выбираться с учетом допустимого изменения уровня У „. Это изменение будет тем меньше, чем сильнее выполняются неравенства R<. Rbo<. RJl (см. § 8.4, Г).

5. Быстродействие схемы НЕ ограничено длительностью переходных процессов размыкания и замыкания транзисторного ключа (ТК). Характер этих процессов иллюстрируется временными диаграммами (рис, 4).

Пусть длительность коммутаций входного потенциала е = e{t) весьма мала и при / < О, когда е = транзистор был насыщен, причем ток базы к = h =8/бн. где /бн S IkJB и s - коэффициент насыщения, устанавливаемый из соображений, приведенных в § 8.2, пп. 19-20. Заметим, что при показанной на рис. 2 схеме ток насыщения /кв = EJRk практически не зависит от числа / подключенных нагрузочных элементов. Пусть после коммутации и до полного размыкания ТК обратный ток базы (б = -/бс = -Sc/бн = const, где для сокращения длительности размыкания ТК устанавливается достаточно большая величина > О (это достигается влючением источника смещающего напряжения > 0). При этих условиях длительности размыкания и замыкания ТК соответственно равны (рис. 4):


ыкл = н + зап + i со» вкл =

(20.5)

здесь согласно формулам, приведенным в §8.3 (а также формул приближенной оценки длительностей переходных процессов, приведенным в § 2.4, п. 2),

n = Tjnf±; 4(l-?.)ep.ln(l + -l-)

(20.6)



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 [155] 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195


0.0107