Главная Импульсный режим работы



l/g[ =u62C£ki to Практически можно полагать ток базы неизменным:

iIeEjR, (21.18)

причем его величина должна обеспечивать нужное насыщение транзисторов при наибольщем токе нагрузки и наинизшей рабочей температуре. При переходе устройства от одного состояни-я к другому ток /б переключается к базе отпираемого транзистора. Таковой переход создается изменением входной э. д. с. е от значения (для транзисторов типа n-p-n)ei = Е до значения ец = Е" > Е, причем, как это видно из схемы (рис. 12),

ei = = - t/Ji -f-t/gg < о (Tl насыщен), ец = Е" =-UEi+ Щ2 > О {Т насыщен).

(21.19)

Отсюда следует, что полярность напряжений Е и Е" противоположна, а перепад напряжений входной э. д. с. также выражается равенствами (17). Следовательно, для управления данным устройством нужен входной сигнал е, аналогичный входному сигналу переключателя эмиттерного тока (см. п. 6), с перекладом Е" - £" 1 В. Однако для управления переключателем входной ток i должен быть весьма значительным. Так, при переключении из состояния II (транзистор Tg насыщен) входной ток / должен бьп-ь равен стационарному току эмиттера /в1= /э"!- В этом случае происходит быстрое отпирание транзистора Ti (в начальные моменты времени, пока ток О, базовые токи /б1 It] и «62 = Ц -.Ц\ < 0). Но после входа транзистора Tj в насыщение ток базы tgg падает почти до нуля, и дальнейшее запирание транзистора протекает вяло*>.

В рассматриваемом переключателе тока, как и в переключателе эмиттерного тока, приходится принимать меры по обеспечению совместимости выходных и входных потенциалов (см. п. 6). В отличие от переключателя эмиттерного тока в данном переключателе тока (рис. 12) транзистор Ту не инвертирует входной сигнал, так как этот транзистор включен по схеме с общей базой.

9. тле с объединенными базами (на 3 входа) изображена на рис. 13. Здесь вместо одного переключающего транзисто-.

* Вызывает сомнение имеющееся в работе [204] утверждение о том, что быстродействие переключателя базового тока (при существенно насыщенном режиме работы) приближается к быстродействию переключателя эмиттерного тока.



pa Ту имеется 3 транзистора: Тц, Ту и Tig. Сигналы с коллекторов этих транзисторов подаются на эмиттерный повторитель Тду, а с коллектора транзистора Т - на эмиттерный повторитель Тд.. Группа входных транзисторов Tyi может быть также выполнена в виде транзисторной матрицы на одном полупроводниковом кристалле. Пригодным для этой цели является также многоэмиттерный транзистор - МЭТ (рис. 14).

Если хотя бы на одном входе действует низкий потенциал = £" <; О, то соответствующий транзистор Tyt отперт,


" -j Т,2


Рис. 13.

Рис. 14.

а транзистор Т заперт. При этом на 1-м выходе получается низкий потенциал У hi 0, а на 2-м выходе - высокий потенциал 1/"н2 = £к- Только если на всех входах действуют высокие потенциалы Ci = Е" >» О, то все транзисторы Тц заперты, а транзистор Т отперт. При этом l/ni = V"m = Ек, а Vyj2 = Ун2 = 0. Следовательно, при положительной логике устройство реализует логическую функцию И по 1-му выходу и функцию И-НЕ по 2-му выходу (табл. 3, а). При отрицательной логике реализуется функция ИЛИ по 1-му выходу и функция или- НЕ по 2-му выходу (табл. 3, б).

10. Рассмотренные ТЛС могут использоваться во взаимной комбинации друг с другом, образуя более сложные комбинированные (двухступенчатые) логические схемы. 1-я ступень выполняет входную логику, а 2-я ступень - выходную. Такие логические схемы относятся к классу схем транзисторно-транзисторной логики (ТТЛ). Схемы таких устройств рассмотрены в литературе [200, 2041 При использовании во входной ступени диодных логических схт образуемые схемы относятся к классу диодно-транзисторной



а) Логика положительная

ТАБЛИЦА 21.3

б) Логика отрицательная

"i

Логич. функция

Н2 >

и -НЕ

Логич. функция

или-НЕ

22=5;

логики (ДТЛ). Один из вариантов таких схем, рассмотренный в § 1 (см. рис. 1), отличался тем, что в выходной ступени использовался транзисторный инвертор. В схемах класса ДТЛ в выходной ступени могут использоваться и другие виды транзисторных логических элементов, например ТЛС с объединенными эмиттерами или базами.

Рассмотренные ТЛС могут выполняться из дискретных компонентов и на основе микромодульной и интегральной технологии.

§ 21.3. ЛОГИЧЕСКАЯ СХЕМА ЗАПРЕЩЕНИЯ (ЗАПРЕТ)

teT 0П1 (21.20)

1. Структурная схема. Схема ЗАПРЕТ выполняет операцию

ТАБЛИЦА 21.4

X

НЕ<>

Рис. 15.

Эта схема включает в себя схему ЙЕ и схему И (рис. 15). Здесь в отличие от простой схемы И один из входных сигналов предварительно инвертируется. Смысл операции ЗАПРЕТ поясняется табл. 4. Операцию ЗАПРЕТ можно



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 [170] 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195


0.0118