Главная Импульсный режим работы



трактовать как запрещение передачи информационной единицы (л; = 1) со входа на выход посредством сигнала у = I, поступающего на вход А. Вход А называется информационным, а вход Ау - запрещающим. Схема ЗАПРЕТ называется также схемой НЕТ.

2. Принципиальная схема ЗАПРЕТ для работы с потенциальными сигналами при отрицательной логике изображена на рис. 16. Она содержит диодную схему И и транзисторный инвертор. В данном случае входные

сигналы е.

хи е,

e<eUd


у имеют отрицательную полярность, iE

Eh-O

и»

Ei-*f

Запрещающий

вход

i-j. 1

Рис. 16.

Причем их высокий уровень El - Еу 0. Информационный сигнал низкого уровня Е-Е, а запрещающий сигнал низкого уровня Еу должен вводить в насыщение транзистор, который должен оставаться запертым при действии сигнала Еу. Указанный режим работы транзистора обеспечивается выбором напряжения Eg и параметров инвертора. Напомним, что при отрицательной логике напряжение питания схемы И Е <. Ех ~Е„.

Пусть на запрещающем входе Ау действует сигнал низ-

кого уровня еу

(у = 1). Тогда транзистор насыщен

и коллекторное напряжение ti„ = Укд О (к-У = 0). В этом случае независимо от величины информационного сигнала е на выходе схемы И получается сигнал 1/„ = = 1/"н = кн О (2 = 0). Различие будет заключаться лишь в том, что при е = Ej, (х = 1) диод Д„ будет заперт, а диод Ду отперт; в случае же е = El О могут быть отперты оба диода (если El /„н)-

Пусть теперь сигнал ву ~ ЁуО (у =0). Тогда транзистор заперт и коллекторное напряжение и„ Eiy = = 1). В этом случае при поступлении информационного



сигнала - Е {х - 1) он проходит на выход схемы И, т. е. 1/н = Кн Е1-Ек{г = I); если же = Е", О (л; == 0), то выходной сигнал 1/"н = £1 О (z = 0).

Таким образом, появление сигнала -> 1 на запрещающем входе Ау не допускает прохождения информационного

сигнала \.

3. Операция ЗАПРЕТ при импульсных сигналах часто выполняется в условиях, когда значения логической переменной 1 и О отображаются присутствием или отсутствием импульса на некоторых определенных временных (сигнальных) позициях. Когда на запрещающем входе Ау (рис. 15)

10 110.100

ТПППППППР

ei0--IZZ> . Ах 7?к

Рис. 17.

Еб Рис. 18.

импульса нет (у =0), то импульс {х = 1), поступающий на информационный вход А, проходит на выход схемы (г = = 1). Если же одновременно на оба входа поступают импульсы (л; = 1 и г/ = 1), то на выход импульс не проходит (Z =0).

Если на вход А подать периодическую последовательность тактовых импульсов (х - 1), а на вход А поступают импульсы, отображающие логическую переменную у (рис. 17), то схема ЗАПРЕТ выполняет логическую операцию отрицания по отношению к переменной у. Действительно, так как в данном случае всегда переменная л; = 1, то операция ЗАПРЕТ z = ху = у вырождается в операцию НЕ.

4. Схема ЗАПРЕТ на одном транзисторе типа р-п-р при работе в отрицательной логике приведена на рис. 18. Схема представляет собой транзисторный ключ, в котором источник питания коллекторной цепи -Ец = = const заменен входным сигналом е- х. В базовую цепь поступают сигналы е -> у. Вход А является информационным, а вход Ау - запрещающим. Схема может работать как с потенциальными, так и импульсными сигналами.



Предположим, что на входы схемы поступают импульс ные сигналы отрицательной полярности. При отсутствии сигнала ву в базовой цепи {у = 0) транзистор заперт смещающим напряжением > О в цепи базы, и при воздействии сигнала е„ < О (х =1) на выходе возникает сигнал Vb = eRJiR + Rh)(z = 1). Если же одновременно с сигналом вд. < О поступает сигнал е, < О (г/ = 1), то транзистор отпирается и насыщается. В этом случае выходной сигнал Vg ~ и kb О, чему соответствует значение логической переменной 2=0.

§ 21.4. ЛОГИЧЕСКИЕ СХЕМЫ РАВНОЗНАЧНОСТИ И НЕРАВНОЗНАЧНОСТИ

1. Операция равнозначности двух логических перелюн-ных хну реализует логическую функцию

z=xy-\-x-y.

(21.21)

смысл которой поясняется в табл. 5. Как видно, выходной сигнал, изображающий логическую переменную 2=1, должен появляться только в случаях, когда обе входные ло-

ТАБЛИЦА 21.6

"•у

Х0-у0-

z=xy+xg

L-HE

Рис. 19.

еические переменные имеют равные значения, т. е. либо при X = О и у =0, либо при л; = 1 и г/ = 1, В случае же, когда X =0 и у = I или л; = 1 и г/ = О, выходной сигнал должен соответствовать 2=0.

Структура логической функции (21) указывает путь ее реализации посредством логических схем НЕ, И, ИЛИ. Функциональная схема устройства, реализующего операцию равнозначности, изображена на рис. 21.19.



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 [171] 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195


0.0274