Главная Автономный инвертор - преобразователь постоянного тока в переменный



импульсы иа соответствующий вход триггера Ге, ие изменяя его состояния. При изменении состояния реле вследствие.изменения сиг> нала и„х1 иа входе ЗГ схема И, которая до .этого пропускала синхроимпульсы иа вход Те. закрывается, а другая открывается, однако изменение состояния триггера произойдет в момент прихода очередного синхронмнульса. Последующая серия синхроимпульсов не


Рис. 61, Структурная схема узла управления ко.тичеством импульсов (УУКИ).

Синхра-импумШ

изменит состояния триггера. Сигнал с выхода Тг используется для соотвествующих переключений, -необходимых для изменения колнчсства импульсов. Выходные сигналы УУКИ1 и УУКИ2, осу-щеетвляюшие изменение количества импульсов 8-4 и 4--2, шунтируют запускающие нмпульсы ОВ частоты 24f и 12f и одновременно изменяют входной ток ОВ, а УУКИЗ, который отключает ГиИР

t4t-

ппг1гтгтпвггг11-т]-и и и ifии ии и чи и "Ч

Вых..

yymt

SilX.

ТОПГТПППППГиITlfDf"u"rilinru.....U" U U MT

2-СПЗ-r-r

□-czn-czz

i. I

~v-r

-Q-СГ

f/Sf

Txtrcra-□-cr

тз-trmxtr

Рис, 62. Диаграмма, поясняющая формирование импульсов, запускающих пересчетное кольцо {U„ji) и одновибратор ((/о»).

воздействует на вход узла управления режом УУР. Реле каждого УУКИ с помощью переменных входных сопротивлений настраиваются на различные зиачемия величины входного сигнала lUxiVt, за счет чего осуществляется зависимость количества импульсов от частоты [Л. 24],

Узел управления режимом состоит нз последовательно включенных схемы ИЛИ и двух ииверторных каскадов и выполнен Ш

элементе Т101, На входы схемы ИЛИ подаются сигналы с выхо ОВ и УУКИЗ. Появление сигнала иа выходе УУКИЗ эквивалент наличию постойниаго и неисчезающего имиульса ОВ и, следовато но, отсутствию пауз в выходном напряжении инвертора, В режи с ulMPjia выходах УУР присутствуют сигнал ОВ и инверсный е сигнал ОВ.

Рис, 63, Пересчетное кольцо (ПК).

Рнс, 64, Диаграмма импульс ПК.

Диаграмма выходных импульсов описанных выше узлов при£ деиа иа рнс, 62 (для удобства переключения УУКИ показаны п иостояппой частоте).

Пересчетное кольцо ПК осуществляет деле«1ие частоты импульс Uu.ii. следующих с частотой 6/, в 6 раз и расиределение их времеин - фазовый сдвиг. Выходные импульсы ЯД" подаются вход дешифратора, где используются для формирования требуем! выходных HMtiyflbcoB всех трех фаз АИ. Принципнальная схема Г пр1шедепа иа рис. 6;.!, Она состоит нз трех статических триггер То1~ТгЗ типа TI02 со счетными входами и двух схем И, выполне пых на логическом элементе Т107, На рнс. 64 приведена днаграм) импульсов, поясняющая работу ПК. Выходные импульсы ПК обе иачены Tt. Tt. Га, Тч, Т, Зх Прн первоначальном включении схе* все триггеры могут оказаться в произвольном состоянии, в т( числе может получиться, что обе схемы И окажутся закрытым В -ЭТОМ случае состояние схемы не будет изменяться при поступл НИИ иа 8ход запускающих импульсов. Для ноключеиия тако состояния схемы выхс)д«ой импульс TsS подается на сбрасывающ! нходтриггера Тг2 (на рисунке не показан),

Дешифратор ДШ формирует трехфазную систему им.иульсс соответствующих требуемому порядку коммутации тиристоров сил йон схемы инвертора. Па вход ДШ поступают выходные импулы пересчетиого кольца (Т,. ft, Га. Тг. Тз. ?а). и. узла УУР (ОВ, ()Ё а ша выходе формируются импульсы .4, В, €, соответствующие в: .хч)дным фазам А, В и С шгвертора, причем для упрощения cxe ДШ последний формирует только три выходных сигнала +Л, -f н с, а остальные три выходных сигнала -Л, -В н +С получ ются при помощи ииверторных каскадов в последующих узл) системы управления. На рис, 65 приведена структурная схема Д1 а иа рис. 66--диаграмдма импульсов, поясняющая его работу (щ йпределенности ма диаграмме показан случай четырех им.пульс< в полуперноде линейного напряжения ЛИ); ДШ представляет соб( логическую схему, состоящую нз диодных схем И- и ИЛИ и выхо



ных усилительно-инверторных каскадов. В схеме ДШ осуществляет-ся логическое умножение входных сигналов с послетуюи],им логическим суммированием. Логические функции, реализуемые дешифратором, имеют следующий вид;

+-4 ==Г, X TjA- Ti X 0В + ОВ X Тг, В == Г., X О В + Г, хГ-t- Г, X Гг + Г, X ОВ X f 2 X Гз;

.--С = f, X Гз + f, X 0Z?+ ОВ X Га.

Узел реверса УР управляет изменением порядка чередоваНПя фаз выходшио напряжения инвертора, Кроме того, УР выполняет некоторые функции по заигите АИ, которые сводятся к тому, что иа всех выходах логического устройства +А, -А, +В) -fi, +С, -С появляется единичный сигнал при поступлении управляющего

Т. о в

ОВТг

г, п.

г, 08

Рнс, 65. Стрсктуриая схема дешифрато-ра (ДШ).

сигнала из системы защиты преобразователя. Этим обеспечивается включение коммутирующих тиристоров, осуществляющих выключение основных тиристоров, ио которым протекал ток. Одновременно снимаются импульсы с основных тиристоров инвертора (это осуществляется в узле предварительных формирователей), в результате чего предовтращается раз-внтие аварийного режима.

Ма рис. 67,а приведена структурная схема УР. Входными сигналами УР ивляются 8,ыходные сигналы дешифратора +А, +В и ~~С, сигналы задания направления вращения В/7, НЗ и синхроимпульсы, используемые для синхронизации момента реверса. Синхронизация

реверса необходима для предотвращения двух коммутаций в какой-либо фазе инвертора, следующих друг за другом с промежутком MCHbHie допусти.мого для данной схемы инвертора. Осуществляется синхронизация реверса п моменты, следующие после переключений пересчепюго кольца через промежуток прёмещ}, он[)еделяемыГ1 безава-рийнпй работой силовой схемы nnisepTopa. Для синхронизации ре-перса используются импульсы U„.i<, которые запускают спусковое устройство О, аналогичное СУ2 в ФИ, причем ншрпна импульсов

(lZf~

т, Тг-

~с -

TxncrxrirTjTrxnt

•xrvr

trxr

larxr

т-сг

ГС31

xrtr

Рнс, 66, Диаграмма импульсов дешифратора.

СУ у-!ла реверса должна быь в 2 раза больгне ширины импульсов СУ2. В момент заднего фрлгга и.мпульсов СУ формирователь F (см. рис. 59) вырабатывает узкие импульсы Up, который открывают схемы И, иа другие входы которых даются сигналы ВЛ и ЯЗ. В результате этого тр.иггер Тг может изменить свое состояние только в выбранные опреде.чеиные моменты времени. На рис, 67,6 показана диаграмма импульсов, поясняющая работу узла синхронизации реверса.

Сигнал дешифратора -С инвертируется й УР и передается на его выход. Сигналы 4-/1 и -\-В поступают на входы двух комплектов схем И и ИЛИ и в зависимости от состояния триггера Тг через инвертирующие каскады передаются на один "из" двух-других-выходов У Р. При сигнале ВП имеет место прямой порядок чередования фаз, при сигнале Я.З-~ обратный.

Узел предварительных формирователей УПФ осуществляет разделение выходных импульсов узла реверса н.ч два канала: начальная часть каждого импульса -подается на выходные формирователи импульсов, управляющие коммутирующими тиристорами, а остальная часть.....на выходные формирователи, управляющие основными

тиристорами АИ. Здесь же осуществляется модуляция широких импульсов высокочастотными колебаниями, каждый иолупериод ко-



торых формируется отдельным формирователем. На рис. 68 приае-дена схема УПФ для одной полуфазы инвертора-. На вход схемы подаются ммнульсы +А. которые разделяются на +Aoi, Ч-Ло» (для управления основным тиристором) и -Ак (для улравлеишя коммутирующим тиристором), Ди.зграмма импульсов, поясняющая работу схемы УПФ. приведена ма рис. 69, Выделение импульса ~А„ из +А , осуществляется с помощью инвертора (инв) и формирователя F (см. рис, 59), который вырабатывает узкий импульс иостояпной длительности при поступлении на его вход положительного фронта импульса. На входы схем И, формирующих импульсы + .-1о1 и +Ао!., подается через инвертор сигнал-/1„, задерживающий появление этих импульсов на время т,< импульса на коммутирующем

Сигнал защиты

Рис, 67. Структурная схема узла реверса {УР].

Сигнал защиты

Рис, 68. Узел предварительных формирователей {УПФ) для одной полуфазы инвертора.

тиристоре. Время Тк, определяемое формирователем Ф. выбирается )авным 0,8-0,9 длительности процесса коммутации в силовой схеме. 1а другие входы схем И подаются также запрещающие сигналы it, с выхода узла блокировки УБ. обвелДенного на рис, 68 пунктиром. Импульсы 16 формируются из папряжеиия в дополнительной обмотке коммутирующего дросселя инвертора. Они начинаются в се-ре,тине и заканчиваются в конце процесса коммутации, запрещая открываинс основного тиристора до момента окончания коммута-

*А„г

--------

1 ................

.......k

JUUUUTJ"

тлг~*

tXTDTTtrtn;

иииииг

rmxroxn

Рис. 69. Диаграмма импульсов УПФ. i

циоииого процесса в силовой схеме. Диоды, шунтирующие выходы схем И, защищают последние от высоких напряжений, наводимых в обмотке «оммутнрующего дросселя.

В качестве выходных формирователей ИМпульсов -в описываемой СУ используются формирователи усилительного типа, причем широкие импульс для предотвращения пауз в управлении формируются с полным заполнением (вариант П, § 17).

СПИСОКЛИТЕРАТУРЫ -

1. Раскин Л. Я. Стабилизированные автономные инверторы на тиристорах, М., «Энергия», 1970.

2. Стабилизированные автономные инверторы с синусоидальным выходным напряжением, М„ «Энергия», 1972, Авт,: Ф, И, Ковалев, Р. П, Мосткова, В. А, Чваиов, Л, И, Толкачев,

3. Васильев А. С, Слухоцкий А. Е. Ионные и электронные инверторы высокой частоты. М., Госэнергоиздат, 1961,



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 [16] 17


0.0133