Главная Промышленная стандартизация



ял» нядикацнн ирименяемЬго способа арбитража (R/G или ACL), яра этом допускается ограниченный Доступ к средстпям переключе» нйя содного способа на другой.

Контроллер крейта КК-А2 должен получать управление крейтом в соответствии с изложенными выше требованиями, а также захватывать управление крейтом по способу R/G или ACL (в зависимости от установленного способа). КК-А2, применяющий способ R/G, должен реагировать на сигнал «Отключение ДКК»-

Сигнал «Запрос ветви» и сигналы сортировщика запросов, их выработка и выдача соответствуют требованиям ГОСТ 26,201.1-84.

Шины L СЗ-соединителя должны быть развязаны от шин L МК и не должны иметь источников смешения, что позволяет в простых СЗ формировать комбинации ИЛИ непосредственными проволочными соединениями сигналов L без влияния на шины AL МДКК.

Запуск любой операции КК-А2 определяется сигналами MB (BCR,, BG, BZ, ВТА) и сигналами, связанными с МДКК (RQ, GI, RI, ACL).

Глава 7

Интерфейсы магистрально-модульных мультипроцессорных систем

7.1. ОБЩАЯ ХАРАКТЕРИСТИКА 7.1.1. Основные сведения

Современные и перспективные магнстрально-модульные мультипроцессорные системы (ММС) и ВС н СОД базируются на интерфейсах, которые по архитектуре и функциональным возможностям значительно отличаются от системных интерфейсов ЭВМ типа «Общая шииа» (первое поколение) и поэтому часто называются интерфейсами второго поколения или интерфейсными системами.

Интерфейс в системах рассматривается как способ организации средств передачи информации между отдельными подсистемами, регламентирующий дисциплину работы и эффективность функционирования системы в целом.

Интерфейсы, как правило, содержат несколько магистралей, часть которых обеспечивает высокое быстродействие при взаимодействии модулей внутри блоков, а другая часть -обмен информацией между блоками. При этом основная магистраль ориентирована на объединение внутри блока в единый комплекс нескольких модулей процессоров, модулей оперативного запоминающего устройства (ОЗУ), конт» роллеров внешнего запоминающего устройства (ВЗУ) и др.

7.1.2. Основные понятия

Адресация расширвкная -адресация, расширяющая внутреннюю область адресации модулей. Магистраль локальная параллельная - магистраль, используемая для расширения функциональных возмож» иостей одноплатной мнкроЭВМ, выходящей на системную магнст*

раль. Магистраль локального ввода-вывода- магистраль; используемая для подключення к компонентам ММС дополнительных контроллеров периферийного устройства (ПУ). Магистраль межсегментная последовательная - матистряпъ, обеспечивающая последовательную межпроцессорную передачу сообщений. Магистраль многоканального ввода-вывода - магистраль, используемая для подключения к компонентам системы контроллеров системных ВЗУ. Свгледа - структурная часть системы, содержащая отдельную магистраль, Сегментатор (соединитель) -устройство, обеспечивающее связь между сегментами одного нли разного типа. Сегмент кабельный - кабель с соответствующими отводами для подключения отдельных компонентов сегмента. Сегмент каркасный - каркас, содержащий одну часть системной магистрали. Супервизор - модуль, управляющий ходом операции иа системной магистрали.

7.1.3. Структура ММС

Общая архитектура ММС на базе интерфейсной системы содержит (рис. 7.1) несколько сегментов, каждый нз которых включает одну или иесколько машин, имеющих в своем составе одноплатную

Сегмент

Сегмент

Машина

Мишина

СГМ с

1 1

Рис, 7,1, Общая архитектура ММС: Пр - процессор; ЗУ - запоминающее устройство; ВВ - ввод-вывод

микроэвм и платы, расширяющие ее возможности и подсоединяемые посредством локальной магистрали (ЛМ). Несколько машин, входящих в состав одного сегмента, связываются между собой но системной магистрали (СМ), выполненной в виде объединительной печатной платы. Отдельные сегменты соединяются друг с другом последовательной магистралью (ПМ) или через сегментатор (СГМ).

Система состоит нз набора модулей, каждый из которых, как правило, является абонентом СМ, а некоторые могут выходить на ПМ. Модули памяти могут быть абонентами ЛМ нли СМ. Двухпортовые модули памяти являются абонентами и ЛМ, и СМ.



Каждый сегмент имеет некоторые общесистемные средства (генератор тактовых синхроимпульсов, аппаратуру арбитража и прерывания, диагностические средства и т. п.), которые могут находиться в отдельных модулях либо рассредотачнваться по различным модулям.

Основной магистралью ММС, реализующей мультипроцессорную работу и объединяющей большинство модулей сегмента, является СМ. Самой быстродействующей магистралью, используемой обычно для расширения памяти процессоров, является ЛМ. Как правило, ЛМ имеет уменьшенное адресное пространство, меньшую нагрузочную способность по сравнению с СМ н может обслуживать один нлн два задатчнка. Работа этих магистралей основывается иа принципе «за-датчнк-исполннтель». Несколько задатчиков используют магистрали с разделением времени в соответствии с заданным алгоритмом арбитража.

В табл. 7.1 приведен состав магистралей новых зарубежных интерфейсов ММС, наиболее существенных для отечественных ММС аналогичного назначения.

Таблица 7,1. Состав магистралей интерфейсов ММС

Тип магистрали

MBII

VAXBI

Fulu-rebiis

Fast-bus

Параллельная си-

VAXBI

стемная

Параллельная ло-

LBXII

кальная

Последонательная

Bit-

CSMVC

межсегментная

Многоканального

Локального ВВ

Обозначен и

я: MB -

- Multibus;

МС.Ч - MuUlchannel.

Первые четыре интерфейса рассмотрены далее в § 7.2-7.5. В составе Fnturebiis (P-S96) регламентируются две магистрали: параллельная (Р) и последовательная (S). Магистраль ввода-вывода (ВВ) и ЛМ считаются входящими в систему пользователя н ограничения иа них не накладываются.

В составе Fastbns (Фастбас) имеются СМ и кабельная магистраль, образующие сегмент. В системе предусматривается использова-1ше главной ЭВМ, которая через интерфейс процессора связывается с интерфейсами сегмента, соединяющими сегменты между собой с помощью кабеля. На каждом сегменте может быть несколько задатчиков или исполнителей.

Главным ограничением при построении ВС и СОД любой конфигурации является максимально допустимая протяженность магистрали при задаикой пропускной способности. Максимальная длина СМ обычно равна 50 см (число объединяемых модулей до 20), длина ЛМ-8...I2 см (число объединяемых модулей до 6), длина ПМ (кабельная линия с последовательной передачей данных)-до 10 м.

T.i.4. Особениести мнтерф«йсоа ММС

Интерфейсы ММС и СОД характеризуются рядом особенностей, отличающих их от интерфейсов ЭВМ и СОД первого поколения:

локализация потоков информации, обусловленная главным образом специализацией отдельных машин или процессоров на отдельные виды работы (в этих условиях они информационно слабо связаны друг с другом, что позволяет эффективно локализовать потоки информации и соответственно оптимизировать пропускные способности отдельных шнн);

уменьшение избыточности потока адресной информации за счет оптимизации местных шнн для передачи команд и использования ие-мультиплексированных шин адреса и данных, а также системных шин в качестве коммуникационных путей с преимущественно пакетным способом передачи по мультиплексируемым ши11ам адреса и данных;

независимость магистрали от типа используемых микропроцессоров (МП) и процессоров, позволяющая наращивать производительность систем путем добавления в последующем модулей иа новых поколениях МП;

способы адресации н адресные пространства (географический и логический способы, несколько адресных пространств и два вида доступа - индивидуальный и широковещательный);

мехаиизы передачи межпроцессорных сообщений, обеспечивающий быстродействующую аппаратную передачу блоков информации из одного процессора в другой.

7.1.5. Принципы управления магистрапями

Для реализации основных управляющих функций в современных интерфейсах, как правило, нспользуется децентрализованное управление, хотя в некоторых из рассматриваемых магистралей содержатся отдельные элементы централизованного управления (арбитраж, управление инициализацией н прерываниями). В И-41 и MBI, например, все фу1жции управления распределены между модулями и на магистрали отсутствует специальный централизованный модуль управления, В МВИ функции арбитража н управления прерываниями распределены между модулями, а функции инициализации и специализированного управления выполняются центральным обслуживающим модулем, В УМЕ функции арбитража и управления прерыванием выполняет системный контроллер.

Наиболее оби{ими характеристиками рассматриваемых интерфейсов ММС являются: принципы управления (синхронный илн асинхронный протокол, централизованное или децентрализованное управление); режимы передачи данных (одиночный, блочный, широковеща тельный); типы адресащит (логическая, географическая, групповая, расширенная, псевдоадресация); степень и возможности мультипро-цессорностн (одно-, двухпроцессорные, мультипроцессорные и существенно мультипроцессорные системы); механизм передачи межпроцессорных сообщений; разрядность н мультиплексирование адреса и даиных (раздельные и совмещенные шины адреса и данных); наличие аппаратного контроля на магистрали; конструктивное особенности (возможности использования печатных плат нескольких размеров, размеры плат и каркасов, конструкции объединительной платы или кабеля н т. д,); степень проработки параметров системы, обеспечивающих более высокие по сравнению с ЭВМ эксплуатацион-



вые х1фактерист11ки, простоту воспронзвеЛення н совместимость Иё* делвА различных изготовителей; степень анонсирования отдельных элементов промышленностью (несущих конструкций, соединителей, готовых модулей, а также специальных интерфейсных БИС).

Прн работе магистрали используются два основных типа протокола: синхронный и асинхронный. При синхронном протоколе {СП) все сигналы устанавливаются и проверяются относительно тактового синхроимпульса, а при асинхронном протоколе {АП) - в произвольное время. В большинстве современных интерфейсов применяется АП, и только в некоторых -СП. Последний обладает большей помехозащищенностью, так как проверка управляющих сигналов производится на фронте синхроимпульса, т. е. во «временнбм окне», которое обычно составляет около 8 % общего времени работы. В остальное время возможные помехи не оказывают влияния, тогда как при АП модули могут сработать от помехи почти в произвольный момент времени. Кроме того, СП увеличивает надежность в связи с отсутствием на магистрали мётапроцессов (в АП должна быть предусмотрена защита от метастабнльных состояний, особенно при высокой частоте работы на магистрали); более прост в реализации, отладке и тестировании (может быть использован логический анализатор). Однако СП менее гибок по сравнению с АП при использовании иа магистрали модулей с различными скоростями работы. Недостатком СП является также наличие централизованного генератора тактовых синхросигналов.

Реализация блочного и широковещательного режимов передачи данных повышает быстродействие и расширяет функциональные возможности магистрали.

Мультиплексирование шин адреса и данных позволяет существенно уменьшить число драйверов магистрали, сократить число контактов соединителей модулей и линий на объединительной плате. Использование раздельных шии адреса и данных обеспечивает высокую пропускную способность магистрали, особенно в режиме перекрытия, когда во время текущего цикла передачи данных устанавливается адрес следующего цикла передачи.

Введение сигналов четности адреса и данных пов1Лшает надежность работы инфор.мационного канала магистрали, по увеличивает затраты оборудования иа формирование и проверку четности в модулях. Передача сигналов управления в виде информационного кода с применением СП позволяет контролировать по четности и управляющие сигналы.

Использова1ще географической адресации (наряду с логической) дает возможность програм.чно настраивать режимы и диапазоны адресов модулей, изменять конфигурацию системы н реко!фигурировать ее при отказах.

Для реализации мультипроцессорной работы наряду с механизмом прерывания с последующим опросом источника прерывания или общей памяти в современных интерфейсах широко используется механизм передачи сообщений. Этот механизм позволяет передавать информацию из локальной памяти одного процессора в локальную память другого аппаратио с высокой скоростью (без программной взаимосинхроннзацни). При этом протокол передачи сообщений наряду с другими интерфейсными протоколами реализуется в интерфейсных БИС.

Управляющие сигналы, как правило, передаются по магистрали в инверсном коде. Действующее значение сигнала имеет уровень лог, О (низкий уровень) транзисторно-транзисторной логики (ТТЛ), при

отсутствии сигнала линия имеет уровень лог. 1 (высокий уровень).. Это позволяет объединять сигналы от разных модулей проводным . ИЛИ. При этом нарушение контактов соединителей или обрывы линий (они более вероятны, чем ложное замыкание) приводят к отсутствию сигнала, а не к возникновению нескольких ложных, что меньше влияет на работоспособность системы и облегчает поиск неисправности.

7.1.6. Стандартизация интерфейсов ММС

Интерфейсы ММС стандартизируются на национальном и международном уровнях. Среди многих проектов можно выделить основные, ставшие стандартами де-факто, которые в модернизируемом виде (по рекомендациям рабочих групп IEEE и IEC) илн в полном соответствии с проектами, представленными рабочими группами или фирмами, рассматриваются как международные стандарты.

Стандарт IEC BUSI базируется на стандарте IEEE Р-796 (вариант системной магистрали интерфейса MBI) и специфицирует; протокол, физическую реализацию в соответствии с Р-796, физическую реализацию на Основе Европлат с высотой 233,4 мм и 100 мм, глубиной 160 мм, с разъемом по МЭК 603-2. По сравнению с Р-796 число линий адреса увеличено до 24 и оговорены функции второго ра.зъема.

Проект стандарта VME-bus (проект Р-1014, стандарт IEC 821) разработан на основе 16-разрядного варианта 1ЕЕЕ Р-961 путем до-бавле1тя второго разъема. Интерфейс в основном ориентируется иа 16-разрядпые ММС, использующие МП типа МС 680Х.Х. Интерфейс обычно применяется как процессорная шина в М.МС, в платах процессоров которых не используется локальная двухвходовая память. Однако в проекте VME ие разрешены задачи по обеспечению совместимости модулей 16- и 32-разрядных ММС, а также конфигураций ММС с различными разрядностями адреса и варнаитами исполнения.

Проект сгандарга МВП разработан фирмой Intel. В 1983 г. фирма распространила его среди изготовителей ММС для содействия в проверке и заверше1шя стандарта. Комитет по МВП института 1ЕЕЕ в проекте Р-1296 на параллельную системную магистраль в 1986 г. уточнил основные положения спецификации, в том числе по использованию двойных Европлат (6U), терминологии и других шни, не рассмотренных в проекте PSB системы МВП, с целью более широкого его распростране1шя среди пользователей, которые заинтересованы в процессорно-независи.мом стандартном интерфейсе для 32-разрядных ММС, ориентированных на промышленные применения в реальном масштабе времени.

Проект стандарта Fastbus разработай многими рабочими группами, включая 1ЕЕЕ (проект Р-960), 1ЕС/ТС45 (проект 243). Интерфейс используется в мощных высокопроизводительных 32-разрядных ММС при экспериментальных исследованиях в области физики высоких энергий. Стандарт совершенствуется в технологии физической реализации с целью использования ЭСЛ-уровней для сигналов магистрали.

Проект стандарта Futurebus (проект Р-896) разрабатывался институтом IEEE с целью создания единого для промышленных систем процессорно-независимого интерфейса для 32-разрядных ММС будущего. В проект окончательной редакции (1986 г.) внесены дополнения, сблизившие его с интерфейсами Fastbus и PSB МВИ по геог-



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 [37] 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.016