Главная Промышленная стандартизация



рафической адресации, параллельному арбитражу, расвреде«енвю контактов. Новые технические решения по физической рпеализацин обеспечивают максимальное быстродействие магастрали при нагрузочной способности ТТЛ-передатчиков (50 мА), имеющих оптрон-. ную развязку.

Организации по стандартизации интерфейсов СЭВ (секция 2) н СССР в качестве основных стандартов ММС рассматривают следующие: И-41, аналогичный проекту IEC BUSI; И-42, аналогичный проекту Р-1296; интерфейс, аналогичный проекту IEC 821.

7.2. ИНТЕРФЕЙС И-41

7.2.1. Общие сведения

Интерфейс И-41 (ОСТ 25969-83) является аналогом 1ЕС BUSI н предназначен для построения сосредоточенных многопроцессорных модульных систем обработки данных, микропроцессорных комплексов, микроэвм, ПЭВМ. Он обеспечивает программный обмен данными одного или нескольких процессоров с памятью и с контроллерами ввода-вывода, прямой доступ к памяти (ПДП) н генерацию прерываний. Интерфейс использует два независимых адресных пространства (памяти и ввода-вывода) и обеспечивает прямую адресацию до 16 Мбайт памяти с использованием 24-разрядного адреса, а также до 64 Кбайт портов ввода-вывода (ПВВ) с использованием 16-разрядного адреса. В циклах обращения к памяти и в циклах ввода-вывода возможны 8- н 16-разрядные передачи данных. Задат-чикн с байтовой организацией используют 16 адресных линий для адресации памяти и 8 -для выборки ПВВ, адресуя 64 Кбайта памяти и 256 ПВВ. Интерфейс применяется в микроЭВМ СМ1800, СМ1810, ПЭВМ «Искра 1030», «Нейрон И9.66» и др.

7.2.2. Логическая организация

Интерфейс основывается на принципе «задатчик-исполнитель», имеет асинхронный протокол, мультипроцессорные возможности, раздельные шины адреса и данных. Наименования, сокращенные обозначения и назначение сигналов и линий интерфейса приведены в табл. 7.2.

7.2.3. Функциональная организация

В И-41 выполняются следующие интерфейсные и вспомогательные функции: арбитраж запросов задатчиков на управление интерфейсом. Операции смены задатчика, обмен данными (чтение и запись), байтовые пересылки данных в двухбайтовых системах, операции с запретом обращения, операции прерывания.

Существуют четыре типа операций передачи данных: чтение из ЗУ или ПВВ, запись в ЗУ или ПВВ. Временные диаграммы для ЗУ и ПВВ идентичны. При передаче данных задатчик подключает адрес ЗУ илн ПВВ к линиям адреса, при записи он одновременно подклю-чает данные к линиям данных. Затем задатчик возбуждает соответствующий управляющий сигнал чтения или записи, который воспринимается адресуемым исполнителем. Исполнитель принимает нли выдает данные на линию данных н возбуждает линию подтверждения передачи, сигнализируя задатчнку о выполнении операции. После

Таблица 7.2. Линии интерфейса И-41

Наименование

Обозначение

Назначение

Синхронизация

BCLK

магистрали

Постоянная син-

CCLK

хронизация

MWTC

Запись в память

Чтение из памяти

MRDC

Запись в порт

lOWC

Чтение из порта

10RC

Подтверждение

ХАСК

передачи

IN IT

Начальная уста-

1ювка

Блокировка

LOCK

-Адрес

Разрешение старшего байта Запрет обращения

Данные

Запросы прерывания

Подтверждение прерывания

Запрос магистрали

Управление

Для схем приоритетного арбитража

Для системных модулей

Признак выдачи адреса н данных для записи в память Признак выдачи адреса для считывания данных из памяти Признак выдачи адреса и данных для записи в ПВВ Признак выдачи адреса для считывания из ПВВ Признак завершения операции чтещя или записи Установка в исходное состояние

Признак захвата порта памяти или ПВВ и блокировки обращений от других портов

Адрес и запрет

Выбор исполиителя

ADRO... ...ADR17 ВНЕ

1NX1, iNX2

Указание о двухбайтовой передаче

Признаки операции запрета обрашеиий по адресам ОЗУ, ПЗУ

Данные

DATO. . .DATF I Передача и прием даииых Прерывание

lNf0...1NT7 Передача от ПУ запроса соответствующего уровня приоритета

1NTA Признак выдачи сигналов кас-

кадирования в адресные шины для считывания байта вектора прерывания

Смена задатчика

BREQ

Признак того, что задатчнк требует управления магистралью



Окончание табл. 7.2

Наименование

Обозначение

Назначение

Вход разрешения

BPRN

Передача данному задатчнку

приоритета

разрешения управления маги-

стралью

Выход разрешения

BPRO

Передача через задатчик раз-

приоритета

решения управления магист-

BUSY

ралью

Занятость магнст-

Указание другим задатчнкам

>алн

CBRQ

Общий запрос ма-

Указание текущему задатчнку,

гистрали

что другому требуется маги-

страль

Питание

Основное питание

Восемь шин питания

Основная земля

Две шины питания

Две шниы питания

Восемь шин земли

Примечание. Приведены линии основного разъема; линии дополнительного разъема используются для лополиительных сигналов адреса, управления, электропитания, внутримодульных и межмодульных связей.

этого задатчик отключается от линий магистрали и вслед за ним отключается исполнитель.

Передача слова на магистрали осуществляется по 16 линиям данных, а передача байта - только по 8 младшим линиям данных. При этом передающие двухбайтовые устройства должны иметь шинный формирователь (ШФ), коммутирующий старший байт в младшие линии данных, а принимающие двухбайтовые устройства - ШФ, коммутирующий младшие линии данных в старший байт внутренней магистрали. Это обеспечивает совместимость одно- и двухбайтовых устройств прн однобайтовой работе. Передачей данных управляют два сигнала: признак двухбайтовой передачи ВНЕ и младший разряд адреса.

В И-41 могут быть использованы режимы, в которых ПВВ работают в адресном пространстве памяти, вспользуя весь набор команд МП для работы с памятью, или часть адресов ОЗУ использует постоянное запоминающее устройство (ПЗУ). При этом на магистрали выполняется операция передачи с запретом обращения, во время которой адрес на магистрали воспринимается двумя исполнителями, одновременно запускающимися в работу. Затем исполнитель, использующий адресное пространство второго исполнителя, должен заблокировать его работу и отключить его от магистрали. Делается это с помощью сигнала запрета, который выдается первым нсполии-телем не позже чем через 100 не после выдачи адреса задатчиком. Кроме того, исполнитель, использующий этот режим работы, должен вырабатывать сигнал подтверждения не раньше чем завершится цикл работы исполнители, работу которого он блокирует. Это время определено в 1,5 мкс.

Для выполнения операций типа «семафор», использующих режим «чтенне-модификация-записьж, задатчик вырабатывает сигнал бло» кнровки LOCK, который блокирует занятие магистрали.другими задатчиками и обращение со стороны другого немагистрального порта в двухпортовых ОЗУ исполнителей.

Линии IMT0...INT7 используются для передачи сигналов от источников иа контроллеры прерываний. Существует два варианта реализации схемы прерывания: иевекторное и векторное интерфейсные прерывания.

При передаче неввкторного интерфейсного прерывания используется только одна из линий запроса прерываний. На интерфейсе при этом могут выполняться операции другими устройствами. Если по одной линии Запроса прерываний передаются сигналы от нескольких источников, то дополнительная информация может быть получена путем снятия состояния с помощью операции чтения в программе обработки прерываний.

При векторном интерфейсном прерывании производится передача вектора прерывания по линиям данных. Схема управления прерыванием задатчнка прерывает программу процессора и производит захват управления интерфейсом на все время обработки запроса на прерывание. После выдачи первого сигигла INTA схема управления прерыванием выставляет код прерывания иа адресных линиях интерфейса ADR8...ADR10. Далее могут быть два варианта процедуры прерываиия: с одним или двумя дополнительными сигналами 1NTA, во время которых по линиям данных передаются одни или два байта векторного адреса прерывания, определяющего адрес памяти с подпрограммой обслуживания прерывания. Число дополнительных сигналов 1NTA определяется используемыми типами МП и контроллера прерывания.

При наличии иа интерфейсе только одного задатчнка, он постоянно владеет магистралью, подключая к ней сигналы управления нри необходимости общения с исполнителями. Структура интерфейса позволяет организовать многопроцессорную работу нескольких задатчиков. Задатчик получает управленне интерфейсом в соответствии с определенной последовательностью захвата управления, определяемой вариантом схемы приоритетного арбитража: последовательным, параллельным илн циклическим.

Схема последовательного арбитража используется для задатчиков, последовательно расположенных в схеме захвата управления интерфейсом. Вход BPRN задатчнка, имеющего наивысший приоритет заземляется, а его выход BPRO подключается ко входу BPRN следующего задатчнка с более низким приоритетом н т. д. При этом любой задатчик, запрашивающий управленне интерфейсом, выдает следующему задатчнку с более низким приоритетом сигнал BPRO высокого уровня. Таким образом осуществляется передача приоритетной информации задатчнкам с низшим приоритетом. В данной схеме приоритета линия сигнала запроса BREQ не используется. Число задатчиков на интерфейсе прн последовательной схеме приоритета ограничено тремя из-за задержек распростраиеиия сигналов BPRN и BPRO в последовательной цепочке задатчиков. При снижении частоты сигнала BCLK число задатчиков можно увеличить.

Схема последовательного арбитража обычно реализуется в БИС арбитра, устанавливаемых в задатчиках, и не требует дополнительных внешних схем.

В схеме параллельного арбитража арбитраж запросов от задат-



4br0b на ляяиях BREQ осуществляется приоритетным шифратором. Зашифрованное значение приоритета запроса затем дешяфрнртся дешифратором для выдачи соответствующего сигнала BPRN. Лннни сигнала BPRO в данной схеме не используются. В отличие от схемы последовательного арбитража схема параллельного арбитража является внешней по отношению к задатчнкам.

В схему циклического приоритета заложены следующие принципы. Если имеется один запрос, то разрешение выдается задатчнку, выставившему этот запрос. При появлении более одного запроса разрешение выдается задатчнку со старшим приоритетом. Все за-датчикн расположены по замкнутой цепочке, при этом приоритетный вес Каждого задатчика является переменной величиной. Если задатчик снимает сигнал занятости, ему присваивается самый низкий приоритет. Следующему в указанной цепочке задатчнку присваивается наивысший приоритет, и арбитраж осуществляется по новой системе приоритетов. Данная схема обеспечивает равное участие задатчиков в системных диалогах.

Возможны монопольный и мультиплексный режимы работыинтерфейса. При монопольном режиме задатчнк формирует внутренний сигнал блокировки интерфейса, который исключает необходимость процедуры захвата интерфейса и повышает эффективность работы системы с одним задатчнком. В мультиплексном режиме задатчнки поочередно владеют магистралью в соответствии с приоритетами. Задатчик сохраняет управление между циклами обращения по магистрали при отсутствии сигнала общего запроса магистрали. При

Таблица 7.3. Обработка аварии питания и вспомогательные

сигналы

Наименование

Обозначение

Назиачеиие

Снижение напряжения сети Пеисправность электропитания Сброс сигнала ие-нсправности электропитания Прерывание по неисправности электропитания Зашита памяти

Разрешение приема адреса Останов

Ожидание

Вспомогательный

сброс

Четность

ACLO PFSN PFSR

PFIN

MPRO ALE

HALT

WAIT AUX RESET PARI, PAR2

Признак аварийного снижения напряжения сети Идентификация неисправности системы электропитания Сброс идентификатора неисправности системы электропитания

Передача запроса при неисправности электропитания

Блокировка работы памяти иа время аварии электропитания Строб приема адреса

Идентификация состояния останова МП

Индентификацня состояния ожидания МП

Запуск при восстановлении электропитания

Дополнение до четности байтов данных

его наличии геиущнй задатчик прекращает управигевяе интерфейсот* и предоставляет схеме арбитража выборку другого задатчика в соответствии с системой приоритетов.

Сигналы н операции аварии в системе электропитания не входят в обязательный состав интерфейса И-41. Однако в интерфейсе предусмотрен набор сигналов для обработки аварийных ситуаций, а также некоторые дополнительные логические сигналы. Наименование, обозначение и назначение этих сигналов приведены в табл. 7.3.

Сигнал HALT выдается процессором и указывает, что процессор находится в состоянии останова. Сигнал AUX RESET является внешним сигналом сброса и используется для запуска последовательности включения или восстановления электропитания. Сигнал WAIT выдается процессором н указывает, что процессор находится в С0СТ0ЯН1Ш ожидания.

Две линии контрольных разрядов данных PARI, PAR2 используются в конфигурациях интерфейса И-41, имеющих аппаратный контроль передачи данных на четность.

Состав технических средств, применяемых в операциях по обработке аварийной ситуации, определяется разработчиком. В качестве резервного источника электропитания используются аккумуляторы, размещаемые на модулях памяти, или какие-либо другие источники, размещаемые вне модулей.

7.2.4. Физическая реализация

Магистраль интерфейса представляет собой совокупность сиг-нальиых проводников, соединяющих подмножество контактов соединителей на объединительной печатной плате. В каждом месте объединительной платы, предназначенном для установки модуля, имеется по два 96-контактных соединителя Р1 и Р2 (розетки), В качестве соединителей в различных модификациях могут использоваться соединители МЭК 603-2 с шагом 2,54 мм или СНП-59 с ujarom 2,5 мм. На модулях устанавливаются микросхемы и другие элементы, а также конденсаторы развязки питания. Модули могут быть одинарными с одним соединителем Р1 или двойными с соединителями Р1 и Р2. Распределение сигналов по контактам соединителя Р1, который является основным, показано в табл. 7.4. Через дополнительный соединитель Р2 передаются четыре старших разряда адреса ADR14... ADR17, сигналы батарейного и резервного питания, а также логические сигналы обработки авар1ш питания.

Для модулей могут применяться различные конструкции. В целях оптимального распределения по модулю питающих напряжений и потенциала нуля рекомендуется многослойная печатная плата. При использовании соединителей МЭК 603-2 применяются модули Евро-механики: одинарный Е1 100X160 мм и двойной Е2 233,35x160 мм. При нспользованнн соединителей СНП-59 размеры модуля - 233,35x220 мм. Максимальная высота элементов, устанавливаемых нз модуле,- 15,3 мм. Шаг модулей на объединительной плате - не менее 20 мм. Максимальное число модулей, объединяемых магистралью, - 20.

Сигналы На интерфейсе имеют стандартные ТТЛ-уровни и могут формироваться ШФ серий К155 и К531, а также интерфейсными ШФ серий К580 и К1810, Нагрузочная способность передатчиков составляет 16..,32 мА.



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 [38] 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.5043