Главная Промышленная стандартизация



Таблица 7.4. Назначен контакта» соединителя W «нтерфейса

И-41

.Цеп

Цепи

BCLK

INIT

Земля

ADRE

ADRF

BPRN

BPRO

ADRC

ADRD

Земля

BUSY

BREQ

»

ADRA

ADRB

MRDC

MWTC

ADR8

ADR9

lORC

lOWC

ADR6

ADR7

ХАСК

INHl

+5 В

ADR4

ADR5

LOCK

INH2

ADR2

ADR3

+5 В

+5 В

-5 В

ADRO

ADRl

BHEN

ADRIO

DATE

DATE

»

CBRQ

ADR 11

DATC

DATD

»

CCLK

ADR 12

DATA

DATB

»

INTA

ADR 13

DAT8

DAT9

РП(+24В)

1NT6

INT7

БП(+12В)

DAT6

DAT7

РП(+24В)

INT4

INT5

БП(+12В)

DAT4

DATS

+ 12B

INT2

INT3

DAT2

DAT3

+ 12B

INTO

INTl

DATO

DATl

+ 12B

Примечание. РП - реэерв.юе питание: БП - батарейное питание.

7.2.5. Интерфейсные БИС

Для реализации интерфейса И-41 используются ШФ, а также специальные интерфейсные БИС. Шины адреса и данных обычно реализуются с помощью двунаправленных 4-разрядных ШФ К589АП16/26 нли 8-разрядных КР580ВА86/87.

Контроллер шины КР580ВГ18 может использоваться с МП набора К580 и с другими МП. Контроллер реализован в 28-контактном корпусе DIP, использует одни поминал питания 5 В с максимальным током потребления 240 мА. Обозначение и назначение контактов контроллера показано в табл. 7.5. Контроллер реализует арбитраж, управление временной диаграммой и подключение управляющих сигналов к линиям магистрали. Сигналы с контактов 1, 12, 13, 16... ...18, 20...23 микросхемы подключаются непосредственно к линиям управления н смены задатчнка магистрали И-41. Сигналы управления на контакты 6...9 микросхемы подаются с лкиий локальной магистрали МП.

Сигнал ADEN возбуждается, когда контроллер получает управление магистралью и используется для включения ШФ адреса и данных. Задержка команд чтения и записи относительно ADEN может регулироваться подсоединением конденсатора и резистора с контакта 15 на землю.

Вход OVRD позволяет не отдавать магистраль задатчику с большим приоритетом и реализовать операцию «чтение-модификация-за-нись». Выход RDD показывает направление передачи данных и управляет двунаправленными ШФ данных.

Вход XSTR сигнализирует контроллеру о запросе нового цикла

Табл»ц а.7.5:- Интерфейсная БИСКГ580ВП8

Контакт

Обозначение

Назначение

INIT

Начальная установка

He используется

XSTR

Запрос цикла передачи

Завершение передачи

Передача данных

6. 7

IOWR,

Вход записи в порт-память

MWTR

8, 9

IORR, MRDR

Вход чтения из порта-памяти

ANYR

Любой запрос

Чтение даииых

12, 13

MRDC, IORC

Выход чтения из памяти-порта

Земля

DLYADJ

Регулирование задержки

16, 17

MWTC

Выход записи в память-порт

IOWC

BUSY

Занятость магистрали

ADEN

Разрешение адреса и данных

BCLK

Синхронизация арбитража

BREQ

Запрос магистрали

22. 23

BPRN, BPRO

Вход-выход разрешения приоритета

24, 25

BCR2, BCRl

Запрос управления магистралью

RSTB

Строб запроса

OVRD

Захват магистрали

Напряжение питания 5 В

передачи данных. Выход ANYR является логическим ИЛИ входных сигналов чтения-записи. Он может быть соед1шен со входом XSTR и использоваться для инициирования цикла передачи. Входом ХСР можно сигнализировать контроллеру о завершении передачи данных исполнителю при записи или о прие.ме данных задатчиков при чтении. Выход XCY сигнализирует, что выполняется цикл передачи данных. Строб па входе RSTB принимает запросы магистрали со входов BCR во внутренние триггеры контроллера.

Для МП К1810ВМ86 имеются две интерфейсные БИС: контроллер шниы КР1810ВГ88 и арбитр КР1810ВБВ9, реализованные в 20-контактном корпусе DIP. Обе БИС имеют номинал питания +5 В, контроллер потребляет не более 230 мА, арбитр - ие более 165 мА. Обозначение и назначение контактов контроллера показано в табл. 7.6.

Контроллер расшифровывает состояние МП и при разрещенни На входах вырабатывает на выходе сигналы чтения-записи, а также вспомогательные сигналы управления передачей данных. Выходы IORC, IOWC, MRDC, MWTC, INTA соединяются с соответствующими линиями управления интерфейса И-41. Выход ALE стробирует прием адреса в адресный регистр, DT/R управляет направлением передачи данных, DEN определяет момент включения данных от МП илн к нему и управляет включением ШФ данных.

Вход AEN разрешает формирование выходных сигналов чтекия-

16-176



Таблица 7.6. ИятерфеАснав БИС КИ810ВГ88

Контакт

Обозначение

Назначение

Установка режима работы

Синхроимпульс

DT/R

Управление направлением передачи

Строб приема адреса

Разрешение выходных команд

MRDC

Выход чтения из памяти

AMWC

Выход опережающей записи в память

MWTG

Выход записи в память

Земля

lOWG

Выход записи в порт

AIOWC

Выход опережающей запнсн в порт

lORC

Выход чтения из порта

INTA

Выход подтверждения прерывания

Разрешение выходных команд

Разрешение данных

MCE/PDEN

Передача адреса каскадирования или

18, 3, 19

разрешение данных магистрали ВВ

S2...S0

Вход статуса МП

Напряжение питания 5 В

записи о гарантированной задержкой 115 не после установки его в лог, 0. Вход IOB определяет режим работы контроллера. При лог. 1 иа входе IOB - режим магистрали ВВ, в котором все команды обращения к ПВВ вырабатываются независимо от входа AEN. Выходы IORC, IOWC, 1NTA не соединяются с линиями системного интерфейса, а используются только в локальной магистрали. При лог. О на входе ЮВ - режим системной магистрали, в котором все команды управляются входом AEN. Вход CEN управляет выработкой команд без гарантированной задержки.

Выход MCE/PDEN в режиме магистрали ВВ управляет включением данных на магистрали ВВ. В режиме системной магистрали он вырабатывается при выполнении прерывания и служит для передачи адреса каскадирования (CAS) от контроллера прерывания задатчика к контроллерам прерывания исполнителя.

Арбитр КР1810ВБ89 реализует функции смены задатчика на магистрали. Обозначение и назначение контактов арбитра показано в табл. 7,7. Сигналы с контактов 5.„9, И, 12, 16 микросхемы подключаются непосредственно к линиям смены задатчика магистрали И-41. По входам S0...S2 синхронно с CLK арбитр принимает и дешифрирует статус МП в каждом такте работы. После занятия арбитром магистрали сигнал на выходе AEN включает ШФ адреса и контроллер шины КР1810ВГ88 (через аналогичный вход).

Вход LOCK при лог. О блокирует передачу магистрали другому задатчнку независимо от приоритета. Это позволяет реализовать на магистрали операцию тина «семафор». Вход CRQLCK при лог. О блокирует передачу магистрали задатчнку, запрашивающему ее через вход CBRQ.

Входы ЮВ а RESB устанавливают режимы работы арбитра

Таблица 7.7. ИитерфекМкя БИС КРШвВВМ

Контакт

Обозначение

Назначение

1, 19, 18

S2...S0

Вход статуса МП

Установка режима локальной магистрали ВВ

SYSB/RESB

Управление арбитром в режиме с ло-

кальной магистралью

RESB

Установка режима локальной магист-

рали памяти

BCLK

Синхронизация арбитража

INIT

Начальная установка

BREQ

Запрос магистрали

BPRO

Выход разрешения приоритета

BPRN

Вход разрешения приоритета

Земля

BUSY

Занятость магистрали

CBRQ

Общий запрос магистрали

Выход разрешения включения адреса и

команд

ANYRQST

Управление передачей магистрали дру-

CRQLCK

гому арбитру

Влокировка при общем запросе

LOCK

Блокировка

Синхроимпульс

Напряжение питания 5 В

(табл. 7.8), которые учитывают состав оборудования модуля. Микропроцессор может иметь ресурсы памяти и ВВ на Л.М внутри модуля или через СМ на других модулях. В зависимости от установленного режима арбитр реализует разные алгоритмы занятия и передачи магистрали. К входу SYSB/RESB подсоединяется выход дешифратора адреса, распределяющий пространство памяти и ВВ между ЛМ и СМ.

Таблица 7.8. Режимы работы арбитра КР1810ВБ89

Режим работы

Код входов ЮВ RESB

Обращение к СМ

СМ (ЛМ отсутствует)

Любая команда МП

Часть памяти н ВВ на ЛМ,

Любая команда МП

часть на СМ

н SYSB/RESB=1

ВВ иа ЛМ, а память на СМ

Команды памяти МП

ВВ н часть памяти на ЛМ, а

Команды памяти МП

другая часть памяти на СМ

hSYSB/RESB=1



ТЛ. ИНТВтйСНЫЕ системы Multibus i и Multibus ii

7.3.1. Общие сведения

Интерфейсные системы Multibus фирмы Intel с архитектурой Multibus I (MBI) и Multibus II (МВИ) предназначены для построения ММС, в основном использующих МП типов 8080, 8085, 8086, 80286, 80386 (отечественные МП КР580ВМ80, KM182IBM85, КР1810ВМ86).

Архитектура MBI содержит пять магистралей: две параллельные MuItilJus и LBX, многоканального ввода-вывода Multichannel, локального ввода-вывОда SBX и последовательную Bitbus.

Системная магистраль Multibus (IEEE Р-796) - одна из наиболее распространенных в мире. Магистраль использует асинхронный протокол со скоростью до 5 Мслов/с (8- или 16-разрядных) в 24-разрядном адресном пространстве и обеспечивает мультипроцессорную работу.

Локальная магистраль LBX является расширением внутренней магистрали МП модулей и используется для подключения к ним дополнительных модулей памяти. Скорость передач на локальной магистрали выше, чем на системной, так как нет потерь времени на арбитраж. Скорость 8-разрядных передач-до 9,5 Мбайт/с, 16-разрядных-до 19 Мбайт/с.

Магистраль Multichannel освобождает СМ от операций ВВ, повышая производительность системы. К магистрали может подключаться до 16 устройств. Она может использоваться также для связи микросистем между собой на расстояние до 15 м. По магистрали могут передаваться 8- или 16-разрядные данные со скоростью до 8 Мбайт/с.

Магистраль SBX (IEEE Р-959) позволяет наращивать одноплатные ЭВМ дополнительными «накладными» платами, расширяющими возможности машин в отношении аппаратной арифметики, параллельного и последовательного ВВ, графики и т. д. без существенных дополнительных затрат. Она позволяет подстраивать структуру ЭВ.М под конкретную задачу пользователя. Скорость передач - до 10 Мбайт/с.

Последовательная магистраль Bitbus обеспечивает распределенное подключение до 250 устройств обработки данных ВВ и программируемых периферийных контроллеров к различной среде передач длшой до 30 м (для синхронного режима при скорости 2,4 ,\1бит/с) и до 1200 м (для режима с самосинхронизацией при скорости 62,5 Кбит/с).

Интерфейс МВП (1ЕЕЕ Р-1296) разработан для высокопроизводительных мультипроцессорных систем. Архитектура АВИ содержит шесть независимых магистралей: две параллельные, PSB и LBXII, последовательную системную SSB и три магистрали, заимствованные нз архитектуры MB!: многоканального ввода-вывода Multichannel, локального ввода-вывода SBX и последовательную Bitbus. Структура каждой магистрали не зависит от типа МП и учитывает требования будущих МП. Одновременное использование магистралей обеспечивает пропускную способность 96 Мбайт/с (PSB - 40 Мбайт/с, LBX1I -48 Мбайт/с, Mnltichannel - 8 Мбайт/с).

Благодаря большой пропускной способности в системе можно использовать много процессорных модулей без перегрузки магистрали, Поскольку применяемые процессорные модули приобретают все бо-

лее mHftofcee функциональные возможности, запас по пронускиой способности позволяет наиболее эффективно использовать каждый добавляемый модуль для повышения производительности системы.

Системная магистраль PSB является высокопроизаоднтельной магистралью общего назначения, которая обеспечивает передачи важнейших данных и межпроцессорные взаимодействия. В ией имеются средства инициализации и конфигурации системы, арбитража. Она позволяет работать с 32-разрядным адресным пространством памнтн, 16-разрядным пространством адресов ВВ, 16-разрядным пространством внутренних соединений и 8-разрядиым пространством сообщений. Разрядность передаваемых данных 8/16/24/32 бита.

Локальная магистраль LBXU обеспечивает эффективное использование процессором памяти, расположенной на других, печатных платах. Она позволяет обращаться к памяти объемом до 63 Мбайт. Ее применение на 60...90 % разгружает системную магистраль. Поскольку магистраль оптимизирована для вычислений, она не производит операций ВВ и передачи сообщений.

Последовательная магистраль SSB позволяет создавать локально распределенные системы из нескольких микросистем или осуществлять связь с приборами.

В архитектуре МВИ существует четыре адресных пространства. Пространство межсоединений используется для идентификации модулей и конфигурации системы, а также для тестирования н диагностики. Пространство памяти используется для доступа к устройствам памяти, хранения и выборки данных и программ. Пространство В В используется для доступа к ПУ, модулям устройств связи с объектом (УСО), контроллерам системы передачи данных (СПД) и ВЗУ большой емкости. Пространство сообщений используется для межмодульных и межпроцессорных связей прн передаче информации о прерываниях и пересылке данных.

Каждое адресное пространство может быть доступно нескольким магистралям (табл. 7.9). Каждому модулю, соединенному с ма-

Таблица 7.9. Адресные пространства интерфейса МВП

Магистраль

Адресное пространство

мел( соединений

памяти

сообщении

Bitbus

гистралями PSB или LBX11, должен быть присвоен свой адрес или группа адресов в пространстве межсоединений. Идентификатором взаимосвязи является идентификатор места (ИМ) платы, который принимает свое значение при включении питания. На магистрали PSB значение ИМ меняется от 00 до 19, Центральный обслуживающий модуль (ЦОМ) всегда имеет ИМ, равный 00. На магистрали LBX1I значение ИМ меняется от 24 до 29. Первичный задатчик всегда имеет ИМ, равный 24.

Адрес пространства межсоединений состоит из ИМ и последова-



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 [39] 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.0203