Главная Промышленная стандартизация



LACHn для каждого места объединительной платы, сопровождая их кодом на Л1ганях ARB0,..ARB4. Прн ARBS = 1 передается код ИМ, прн ARB5=0 -код ИП.

Идентификатор места определяет географический адрес н ис пользуется для адресации в пространстве межсоедниений. Идентификатор приоритета определяет приоритет задатчика прн арбитраже. Сигнал на линии ARB5 сопровождает запрос срочного приоритета. Если два нлн несколько задатчиков возбуждают сигнал на ЛИНИЙ ARB5, то приоритет определяется ARB0...ARB4.

Группа сигналов центрального управления обеспечивает состоя, ние системы в целом. Сигнал RST посылается ЦОМ всем модулям системы для проведения ими инициализации. Если модуль не успевает закончить инициализацию за время действия RST, то он возбуждает сигнал RSTNC для продления времени инициализации, который также принимается всеми модулями. Пока действуют эти сигналы, модули ие могут выполнять операции иа магистрали.

Сигнал BCLK (максимальная частота 10 МГц) вырабатывается ЦОМ и является основным тактирующим импульсом для синхронизации операций циклов арбитража и передачи данных. Все операции на магистрали производятся по срезу BCLK.

Сигнал CCLK имеет частоту вдвое выще и может использоваться для дополнительной синхронизации модулей. 2. Логическая организация. На магистрали возможны три тина циклов: арбитража, нередачи даниьгх и исключения. Во время цикла арбитража задатчнки, которым необходим доступ к магистрали, определяют очередность предоставле1ШН магистрали. В результате цикла арбитража задатчнк с высшим приоритетом становится текущим задатчнком. После этого задатчнк выполняет циклы нередачи даиных. Если при этом обнаружена исустраинмая ошибка, то выполняется цикл исключения.

В цикле арбитража все задатчнки имеют доступ к линиям ARB0...ARB.5, но кот()рым они при ищщиализацщ! получают индивидуальные ИП от ЦО.М, а при запросе ма1истрали посылают ИП обратно иа линии. Запросы магистрали могут быть двух видов: нор-м:]льного (ARB5 = 0) и срочного приоритета (AR85=n. Задатчнки с нормальным приоритетом ие могут войти в никл арбитража, пока не получат доступ все задатчнки, уже стоящие в очереди. Это достигается тем, что задатчнки, ие получивниш доступа, но состоящие в очереди, удерживают линию BREQ в состоянии лог. 0.

Задатчики со срочным приоритетом могут войти в текущий цикл арбитража, где они будут иметь преимущество над задатчиками с нормальным приоритетом.

Цикл арбитража состоит из последовательностей: фазы решения (ФР) и фазы доступа (ФД). Во время ФР определяется задатчик высшего приоритета, во время ФД ои получает доступ к магистрали и начинает цикл передачи, а остальные задатчики остаются в ФР и продолжают арбитраж, определяя следующего задатчнка магистрали.

Принциннальная схема блока, реализующего параллельный арбитраж в задатчике, приведена на рис. 7.3. В течение ФР задатчик выставляет свой код ИП на линиях ARB0.-.ARB5. Если в результате поразрядного сравнения (начиная со старших разрядов) он обнаруживает на одной из линий, на которую не выставлял сигнала, уровень лог. О (признак наличия запроса с более высоким ИП), то он отключает от линий младшую часть своего кода ИП и блокирует формирование сигнала «доступ», В результате на линиях ARB оста*

ВЬ1С0КИЙ

прио]итвт запроса

Цикл .

арбитража -i

Локальный запрос Р

Старший разряд

ID4-

Код идентификатора арбитража модуля

Младший разряд

ID3-

ID1-

IDO-

Ы>1<

ARB4

Т~1 AR33 bt>1(j>--

I 1 ARB2 -&>ljb.-

ARBl

ARBO

& 6

Подтверж-

де»ше получения

магистрали (доступ)

Рис. 7.3. Схема блока арбитража PSB

ется код задатчика с наивысшим текущим ИП, в этом задатчике формируется сигнал «доступ» и он вступает в ФД.

На рис. 7.4 показана временная диаграмма арбитража. Задатчик вступает в ФР после того, как все задатчики, участвовавшие в предыдущей ФР (возбудившие линию BREQ), получили доступ к магистрали. После обслуживания очередного задатчика ои прекращает возбуждение линии BREQ. После обслуживания всех задатчиков на линии BREQ устанавливается лог. 1 и через период BCLK новая группа задатчиков может вступить в следующую ФР цикла ap6fiT-ража.

В конце цикла нередачи задатчик возбуждает линию SC2 н отключается от магистрали. Следующий задатчик, выигравший арбитраж, немедленно вступает ь ФД. Если ни один нз задатчиков не запрашивает доступа, то текущий задатчик после окончания циклов



><

о со га 3 со

а <

о о: со m

<

I " &

ез

о о.

<

передачи сохраняет управление магистралью и может возобновить циклы передачи, не выполняя цикла арбитража. Текущий задатчик может обеспечить себе монопольный доступ к магистрали в течение нескольких последовательных циклов передачи, возбуждая линию SC1.

Яикл передачи может выполняться в одиночном, блочном нли широковещательном режимах. В одиночном режиме за цикл передается одно слово Данных, в блочном - блок данных, сопровождаемый начальным адресом, а в широковещательном - блок данных сразу нескольким исполнителям.

Во время ФЗ задатчик возбуждает адрес исполнителя, а по пш-нам SC информирует о типе адресного пространства, разрядности данных и выполняемой команде. Во время ФО передаются данные, а по шинам - SC - сигналы подтверждения связи и информация о наличии и типе ошибки исполнителя. Задатчик заканчивает цикл передачи, возбуждая линию SC2.

Временная диаграмма чтения 16-раЗрядного слова в одиночном режиме приведена на рис. 7.5. Исполнитель, поместив данные, воз-

BCLK

-П-П-гип


верждение связи

Рис 7.5. Диаграмма чтения 16-разрядного слова PSB

буждает линию SC4. Задатчик возбуждает сигнал на SC2, а при готовности к приему данных - сигнал на SC3. Связь подтверждается наличием сигналов на SC3 и SC4, и ио срезу следующего синхроимпульса осуществляется прием информации задатчиком. Аналогично выполняется операция записи.



Блочный режим цикла передачи отлиадется от одиночного тем что во время ФО производится несколько передач данных, последняя из которых сопровождается сигналом конца цикла. При этом адрес и тип операции на линии SC6 возбуждаются только в ФЗ. Временная диаграмма записи при блочной передаче приведена на рнс. 7.6.

BCLK.

AD31


Текущее подтверждение связи

Конечное подтверждение связи

Рис. 7.6. Диаграмма записи при блочной передаче 32-разрядиых слов

Широковещательный режим имеет два основных отличия от o.ih-ночного; задатчнк обращается сразу к нескольким исполни гелям и иро-и июли г только запись ниформацн1Н Време1Н1ая диаграмма широковещательного режима ноказнна на рнс. 7.7, Он используется только в адресном прострянстее сообщений.

В этом режиме исполнители не вырабатывают снгиала подтверждения на SC4. Вместо этого задатчик возбуждает шину дащ1ых и линию SC3 в течение восьми периодов синхроимпульсов. Для нод-:верждения связи задатчик возбуждает яшшю SC4 в течение восьмого периода. Последняя передача данных сопровождается сигналом иа SC2. Исполнитель в этом режиме вообще не возбуждает шины SC и не передает типа ошибки.

Во время одиночного и блочного циклов передачи задатчик осуществляет проверку оцщбки исполнителя. Обычно ошибка может быть определена и исправлена задатчнком. Ошибка исполнителя от-шчается от условий исключения тем, что она прерывает только текущий цикл передачи, ие вызывает цикла исключения и не прерывает цикла арбитража. Прн обнаружении ошибки задатчнк во время следующего периода синхроимпульсов вырабатывает сигнал на SC2,

Исполнитель после фякса«ни первой ошибки игиорнрует последующие. Операцни внутри исполнителя прекращаются сразу же после обнаружения ошибки, не ожидая сигнала на SC2. Ошибка устройства имеет приоритет ниже ошибок исключения.

BCLK AD SCO

SCI. SC2-

7 импульсов 7 импульсов 7 импульо»

i j дро

SC3-

SC4-

SC6-

SC6-

807-SC8-

SC9-

Данные У- р- Данн

Сообщение

1„ t--r

[Сообщение

Четность

I I I I I >

I I

Четность I

Четность

g>-4-<flaHHble>

TTL-J

Четность

Четность

I i 1 L

IКонец I цикла

J

J-I I г

-и-1-

I I

I I I

-1-г

I !

чЧ--

Четност!. I ,

I I I I I I

Рнс. 7.7. Широковещательный режим PSB

Адресное пространство, в котором осуществляется цикл передачи, определяется кодом на линиях SC4, SC5 (табл. 7.19). При выполнении цикла передачи задатчик отвечает за правильность пользования адресным пространством.

Таблица 7.19. Адресные пространства магистрали PSB

Код SC5. SOI

Тип пространства

Разрядность адреса

Разрядность данные

00 01 10

Память Ввод-вывод Сообщения Межсоединения

32 16 8 14

8, 16, 24, 32 8, 16, 24, 32

В пространстве сообщений возможны только операции записи в один нли несколько исполнителей. В других пространствах производятся операции чтения нли записи в один исполнитель. При блочных передачах в пространстве памяти исполнитель осуществляет приращение адреса после каждой передачи данных. При 8-разрядиой пересылке адрес увеличивается иа 1, прн 16-разрядиой - на 2 и т. д.



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 [42] 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.0099