Главная Промышленная стандартизация



в йространстве ВВ я сообщений блочные передачи производятся во внутренний буфер без приращения магистрального адреса в исполнителе. В пространстве межсоединений блочные передачи не реализо- . ваны.

Пространство сообщений используется для межмодульных связей на магистрали. Оно обеспечивает механизм прерываний и механизм передачи параметров н данных между двумя модулями н в шн-роновещательном режиме. Возможны два типа сообщений: затребованные и незатребованные. Незатребованные сообщения являются неожиданными, ограниченными сообщениями о прерываниях, при которых передается небольшое количество данных.

Затребованные сообщения являются ожидаемыми и содержат данные, передаваемые блоками. Адрес сообщения содержит адрес приемника (разряды 0...7) и адрес источника (разряды 8...15).

Пространство межсоединений обеспечивает передачу информации о конфигурации системы. Каждый модуль на магистрали имеет собственный адрес места на объединительной плате, присвоенный ему ЦОМ 80 время инициализации. При передачах данных в пространстве межсоединений адрес содержит ПМ (разряды 11...15) н номер адресуемого регистра модуля (разряды 2...10). Два младших разряда должны содержать нули.

Сообщение состоит из заголовка и поля данных. Минимальное сообщение содержит четыре байта, максимальное - 32 байта, включая заголовок.

В ФЗ по линиям ADO. .А7 передается адрес приемника, а по линиям AD8.. AD15 - адрес ноочиика сообщения, разряды AD16... ...AD31 не используются. В первой передаче ФО по линиям AD0...AD7 передается тип команды, а по линиям AD8...AD15 - поле уточиення, которое меняет функции в зявисимостн от типа команды. Разряды AD16...AD31 не используются. В последующих передачах ФО при необходимости передается 32-разрядная информация сообщения. Задатчик ие вырабатывает сигнала конца цикла, и исполнитель завершает прием сообщения после приема определенного количества информации.

Прерывания на магистрали выполняются с помощ>ю незатребованных сообщений. Когда модуль определяет необходимость посылки прерывания, он запрашивает доступ к магистрали, выполняет никл передачи сообщения, содержащего только заголовок, и освобождает магистраль. В ФЗ передаются 8-разрядиые идентификаторы источника и приемника прерывания. В ФО в поле типа команды перел.чется нуль, а в поле уточнения - тип прерывания. Исполнитель, идентификатор которого послан в качестве приемника, прерывает работу внутреннего процессора и выполняет программу обслуживания.

Цикл исключения используется при обнаружении ошибок и инициализируется только сигналами исключения. Он выполняет две функции: корректно прекращает цикл передачи при обнаружеини оншбки и обеспечивает бездействие шины в течение определенного периода времени. Эти две функции определяют две фазы цикла: сиг-кальиую и восстановления.

Прн получении сигнала исключения модуль, находяшийся в любой фазе цикла арбитража или передачи, прекращает операции на магистрали и устанавливает период бездействия в течение нескольких периодов синхроимпульса.

Фаза восстановления, во время которой магистраль возвращается в рабочее состояние перед возобновлением циклов передачи, начинается после снятия сигнала исключения.

Сигнал блокировки по иремени TIME OUT возбуждается ЦОМ, если в цикле передачи в течение 10 периодов BCLK отсутствуют сигналы подтверждения связи. Исключение по времени может произойти в ФЗ при адресации несуществующего исполнителя или в ФО в результате сбоев сигналов подтверждения свизи. Получив сигнал TIME OUT, действующий в течение одного периода BCLK, модули прекращают выполнение операции и переходят в фазу восстановления длительностью не менее трех периодов BCLK, после которой может продолжаться работа на магистрали.

При обнаружении нарушения четности на линиях AD0...AD32 нлн SC0.,.SC7 модуль вырабатывает сигнал BUSERR в течение одного периода BCLK. Операции на магистрали прекращаются и могут возобновляться через три пернода BCLK.

Функции центрального управления обеспечивают инициализацию при включении питания, рестарт по команде, а также контроль за наличием питания. Процедура инициализации гарантирует всем устройствам определенный период времени после установления напряжения питания и дает им возможность начать операции с известного состояния. При включении питания ЦОМ выставляет сигналы DCLOW и RST и блокирует сигнал PROT в течение 1 мс. При такой комбинации сигналов устройства осуществляют сброс по включении питания. Процедура сброса дли гея 2,5 мс. В течение этого BpeMeini ЦОМ удерживает сигнал DCLOW, а затем еще не менее 50 мс удерживает сигнал RST для инициализации устройств. Ec.n-i каким-либо устройствам не хватило этого интервала времени, они выставляют сигнал RSTNC и продолжают иннниализацию.

Сигналы DCLOW и PROT асинхронны, а RST и RST.NC синхронны с импульсами 8CLK. При рестарте ЦОМ возбуждает сигнал RST и течение не менее 50 мс.

При начинающемся отключении источник питания сигнализирует об этом ЦОМ, который выставляет предупредительный сигнал DCLOW. Это значит, что р течение 6,5 мс на магистрали будет находиться донусти.мый уровень напряжения питания, что позволит программному обеспечению сохранить состояние важнейших регистров системы. Затем ЦОМ выставляет сигнал PROT, блокирующий дальнейшую работу магистрали. Далее в течение 250 мкс подготовка к отключению питания происходит аппаратно. Схема, которая вырабатывает сигнал PROT, должна иметь источник питания от батареи. В 1П1тервале 6,5...7 мс ЦО.М выставляет сигнал RST. 3. Физическая реализация. Основные функции магистрали PSB реализует 149 контактный сопроцессор передачи сообщений. Он содержит" буферы и схемы управления сообщениями, схему управления днух!1орто."ои памятью, регистры идентификации места и арбитража и выполняет операции арбитража, передачи и исключения.

Ко1ютруктизио 1ттерфейс МВП совместим со стандартами МЭК 603-2 (на соединители) и МЭК 297-3 (на конструкцию плат и блока).

Магистрали PSB и LBX1I реализованы на 6-слойной объединительной печатной плате, в каждом месте которой имеется 96-коп-тактный трехрядный соединитель типа МЭК-603-2 для PSB н при иеобхолимосгн может устанавливаться второй такой же соединитель для LBX1!. Нз обоих концах сигнальных линий в объединительной печатной плате установлены согласующие резисторы.

Модули используют 6-слойные платы Евромехаинки 100X220 мм (одинарной) или 233,.5Х220 мм (двойной высоты). Одинарные платы имеют coc;:!mHTeJib PI для магистрали PSB. Двойные платы нмеют соединители PI для PSB и Р2 для LBX или для специальных функ-



Таблица 7,80. Назначешв коятактоа соедянктеля Р1 иагястралк PSB

• Питание от батареи.

Вывод

Ряда

Ряд В

Ряде

PROT

DCLOW

+ 5 В

- 12 В

+ 5 В*

+ 12 В

езерв

BCLK

TIMEOUT

LACH

Земля

CCLK

AD00

AD01

AD02

AD03

AD04

AD05

AD06

AD07

+ 5 В

PARO

AD08

AD09

AD10

AD11

+ 5 В

AD12

AD13

AD14

AD15

PARI

AD16

AD17

AD18

AD19

AD20

AD21

AD22

AD23

PAR3

AD24

AD25

AD26

AD27

AD28

AD29

AD30

AD31

Резерв

PAR3

+ 5 В

+ 5 В

Резерв

BUSREQ

BUSERR

ARB5

+ 5 В

ARB4

ARB3

RSTNC

ARB2

ARBl

ARBO

- 12 В

+5 В»

- 12В

+ 5 В

+ 5 В

ций пользователя. Распределение сигналов магистрали PSB по контактам соединителя Р1 приведено в табл. 7.20.

Сигналы на магистрали имеют стандартные ТТЛ-уровнн в вырабатываются формирователями с выходами ТТЛ, открытым коллектором или с тремя состояниями. Нагрузочные способности пеоедат-чнков - 48 и 60 мА.

Максимальное число модулей, объединяемых магистралью PSB равно 20, Шаг модулей иа объединительной плате -20,32 мм При числе объединяемых модулей менее 12 ПОМ располагается в крайнем месте, а при числе более 12 -в центре и вырабатывает две пары

сигналов, BCLK и CCLK, раздельных для левой и правой групп модулей. Независимо от расположения ЦОМ имеет нулевой номер места. Нумерация остальных модулей возрастает справа от ЦОМ со стороны объединительной панели по кольцевому принципу.

7.3.7. Локальная магистраль LBX II

1. Общая организация. Магистраль LBXII является быстродействующей параллельной магистралью МВП с синхронным протоколом, раздельными шинами адреса и данных и может объединять до шести модулей, два из которых могут быть задатчиками. В системе могут существовать несколько магистралей LBXII.

Магистраль имеет простой арбитраж, при котором ею постоянно владеет первичный задатчик, не теряющий при этом времени на арбитраж. Вторичный задатчнк запрашивает магистраль у первичного, который, закончив свою работу, предоставляет ее вторичному. Первичный задатчик реализует системные функции магистрали, вырабатывая тактирующие синхроимпульсы частотой до 12 МГц и сигнал локального сброса.

Наличие раздельных 26-разрядиой шины адреса (адресующей до 64 Мбайт памяти) и 32-разрядцон шины данных позволяет реализовать режим с совмеиением фаз передач данных (текущего обращения) и адреса (следующего обращения), что обеспечивает скорость передачи до 48 Мбайт/с. Передачи адреса и данных контролируются по четности. На магистрали предусмотрена работа в пространстнах памяти и мсжсоеЛ1И1С1>ий. Рабочие циклы маг[страл1 (арбитраж.!, передачи данных и исключения) но функциям аналогичны щшлам магистрали PSB.

Наименования, обозначения и назначение сигналов и литш магистрали LBXII приведены в табл. 7.21. Магистраль доступна то.тько двум задатчнкам. Пр[ отсутствии вторичного задатчика магистралью всегда владеет первичный задатчик и цикл арбитража отсутствует. Вторичный задатчнк запра1нивает ма1истраль у первичного, возбуждая сигнал XBUSREQ. Первичный задатчнк передаст управление магистралью вторичному, возбуждая сигнал X BUS АСК. Закончив работу на магистрали. вторичный задатчтн< снимает сигнал XBUSREQ, возвращая ее первичному задатчнку, который снимает сигнал XBUSACK.

Во время цикла передачи в ФЗ задатчик возбуждает шину адреса ХА и командную щщу ХС, которая сообщает о типе выполняемой операции. В ФО происходит обмен данными между задатчнком и нснолннтелем по шине даиных XD. В любой момент времени сигналы ФЗ могут начать новый цикл передачи, а сигналы ФО завср-ни1ть текущгит цикл.

Сигналы четности XAPAR и XDPAR (необязательные) вырабатываются только в случае, если все модули на магистрали имеют оборудование формирования и контроля по четности. При работе в пространстве межсоединений задатчик может возбуждать только 16 младших разрядов адреса. Однако если на магистрали реалнзов;1Н контроль но четности адреса, то должны возбуждаться все 26 раз-

РЯ.ДОВ.

Шина ХС определяет тип выполняемой команды: ХСО, ХС1 - разрядность передаваемых данных (8, 16, 24 или 32 разряда) аналогично кодам магистрали PSB; ХС2 -операцию чтения-записи; ХСЗ - пространство памятн-межсоеднненнй. По шине XD0„.XD31



Наименование

Обозначение

Назначение

Запрос магистрали

Подтверждение магистрали

Адрес Данные Команды Четность адреса

Четность данных

Ошибка адреса Ошибка данных

Ожидание Запрос доступа

Блокировка

Передача блока Прерывание Синхроимпульс Сброс

Идентификатор места

Арбитраж XBUSREQ XBUSACK

Запрос обслуживания задатчнка

Подтверждение обслуживания

Передача

ХАО.., ХА25 XDO.. .XD31 ХС0...ХСЗ

XAPAR

XDPAR

Шина адреса Шина данных Шииа управления Дополнение до нечетности адреса

Дополнение до нечетности данных

Исключение

XAERR XDERR

Признак обнаружения ошибки адреса

Признак обнаружения ошибки данных

Управление системой

XWAIT XACCREQ

XLOCK

XBTCTL X1NT XBCLK XRESET

X1D0...X1D2

Признак неготовности данных Признак цикла передачи данных

Признак захвата порта памяти и блокировка обращений от других портов Признак блочной передачи Запрос прерываиия Синхронизация операций Установка в исходное состояние и иницпалнзация модулей Идентификация места в пространстве межсоединений

осуществляется обмен данными в ФО. Сигналы XAERR и XDERR вырабатываются в случае нарушения четности при передачах адреса и данных и вызывают цикл исключения.

Сигналы управления системой обеспечивают сброс, синхронизацию и управление доступом к магистрали. Сигнал ожидания XWA1T используется для подтверждения готовности данных на магистрали и возбуждается исполнителем в ФО до тех пор, пока данные ие установятся на шнне. Прн выполненин операции с перекрытием ФЗ и ФО исполнитель может вырабатывать сигнал ожидания во нремя первого синхроимпульса ФЗ следующей операции. При этом испол-

нитель заставлйет задатчика продлить ФЗ До тех пор, пока ие снимется сигнал ожидания. Во время сброса все модули возбуждают сигнал ожидания. Если прн этом модулю требуется время большее, чем время действия сигнала XRESET, то он задерживает снятие сигнала XWAIT до конца инициализации. Модули ие могут выполнять циклы магистрали пока Действуют сигналы XRESET или XWA1T.

Сигнал запроса XACCREQ возбуждается в ФЗ задатчиком и указывает исполнителю, что иа магистрали установлен адрес и команда. Если в такте возбуждения сигнала XACCREQ устанавливается сигнал WAIT, то задатчик должен сохранять сигнал XACCREQ до спя-тня сигнала WAIT. Сигнал XLOCK вырабатывается задатчиком нри монопольном обращении к многопортовой памяти и блокирует обращение от других портов. Задатчик возбуждает сигнал XBTCTL во время передачи блока данных, указывая исполнителю на режим блочной передачи. Сигнал прерывания XINT может возбуждаться любым исполнителем или вторичным задатчиком и принимается первичным задатчиком.

Синхроимпульс XBCLK вырабатывается первичным задатчиком и обеспечивает опорную синхронизацию для всех операций на магистрали, которые выполняются но срезу импульса. Сигнал сброса XRESET возбуждается первичным задатчиком и обеспечивает время для инициализации всех модулей магистрали.

Сигнагы идентификации X1D0...XID2 определяют тр[ младших разряда ИМ простраиства межсоединений. Они ие являются шинами объединительной платы, имеют в каждом модуле резистор ЮкОм на 4-5 В и могут заземляться, образуя индивидуальный ИМ для каждого модуля. Первичный задатчик имеет номер О, остальные 01 1 до 5. Два старших разряда ИМ пространства межсоединений для магистрали ЕВХП соединяются с линией лог. 1. 2. Логическая организация. На магистрали возможны три типа циклов арбитража, передачи и исключения. Цикл арбитража выполняется только в случае, если управление магистралью запрашивает вторичный задатчик. Цикл передачи состоит из ФЗ для передачи адреса и команды и ФО для передачи даииых. В цикле исключения передаются сообщения об ошибках.

Цикл передачи вторичного задатчика следует через период XBCLK после цикла арбитража. Фаза запроса всегда равна двум периодам XBCLK, за исключением режима перекрытия, в котором она может быть увеличена. Фаза ответа всегда иа один период XBCLK перекрывает ФЗ и может продолжаться одни- илн иесколько периодов в зависимости от сигнала XWA1T.

Перв1!чный задатчик получает управление магистралью после того, как вторичный снимает сигнал XBUSREQ. Задатчик входит в ФЗ цикла передачи по синхроимпульсу, следующему за концом цикла арбитража. В ФЗ задатчик возбуждает 26-разрядную шину адреса и шину управления, на которой определяет тип операции, адрес[[ое пространство и разрядность данных.

На магистрали возможны два типа операций: чтение и запись. При этом возможны одиночные передачи, прн которых каждая пересылка данных сопровождается адресом, и блочные, при которых передача начального адреса сопровождается последовательными передачами блока данных. При этом исполнитель последовательно увеличивает адрес. Число пересылок при блочной передаче определяется длительностью сигнала XBTCTL.

При обращении к пространству межсоединений два старших



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 [43] 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.0209