Главная Промышленная стандартизация



Таблиц» 7.22. Распределеии* сяпямп магястраля LBXII 00 контактам К

Вивад

Ряд А

Ряд В

Ряд С

2 3 4 5 6

ОВ + 5В Резерв резерв XBTCTL XAERR

ХСЗ ХС2 ХС1 ХСО XACCREQ 0 В

+ 5В резерв Резерв XLOCK XWA1T

7 8 9 10 И 12

ХАОО ХА02 ХА05 ХА08 ХАЮ ХА13

ХА01

ХАОЗ ХА06 + 5 В ХАИ ХАИ

XDERR ХА04 ХА07 ХА09 ХА12 ХА15

13 14 15 16 17 18

ХА16 ХА18 ХА21 ХА23 XD0O XD01

XID2 ХА19 XID1 ХА24 XIDO XD02

ХА17 ХА20 ХА22 ХА25 XAPAR XD03

19 20 21 22 23 24 25

XD04 XD07 XD09 XD12 XD15 XD18 XD20

XD05 0 В XD10 XD13 XD16 + 5В XD21

XD06 XD08 XD11 XD14 XD17 XD19 XD22

26 27 28 29 30 31 32

XD23 XD26 XD29 XD3I XRESET + 5 В 0 В

XD24 XD27 0 В XDPAR XINT Резерв XBCLK

XD25 XD28 XD30 XBUSREQ XBUSACK + 5 В 0 В

разряда адреса XAI4, XAI3 должны иметь код И, следующие разряды, ХА13 ХА11, определяют ИМ и могут иметь номер от О до 5, а разряды ХА2...ХА10 определяют номер регистра внутри модуля. Разряды ХАО, ХА1 должны иметь нулевое значение. В пространстве межсоединений блочные передачи не реализованы.

Фиксация ошибок производится в циклах передачи н идентифи-пируется иа магистрали сигиаламн XAERR. и XDERR, Сигнал XAERR фиксирует ошибки разрядности данных, продолжения, четности адреса магистрали, а также ситуацию, когда передача ие понята. Сиг-вал XDERR фиксирует ошибки даиных устройства и четности данных на магистрали.

8. Фязйяесмя реалвацмя. Магистраль LBXII рецизуется на в<лой-ной объединятедьиой вечатяай плате вместе с магистралью PSB и использует второй 96-коятакт1ШЙ соединитель Р2 типа МЭК 603-2 на модуле двойной высоты (233,4X220 мм). Распределение сигналов LBXII по контактам соединители приведено в табл. 7.22. По шинам адреса ХА и данных XD сигналы передаютсн в прямом коде (уровень лог. 0/1 соответствует коду 0/1). Все сигнальные линии, кроме XID н XBCLK, имеют на одном конце согласующие резисторы. Линии XID их не имеют, а XBCLK имеют согласующие резисторы с двух сторон. Сигналы на магистрали имеют стандартные ТТЛ-уровни и вырабатываются формирователями с выходами ТТЛ, открытым коллектором или с тремя состояниями. Нагрузочные способности передатчиков - 20, 48 и 60 мА. Максимальное число модулей, объединяемых магистралью - 6.

7.3.8. Последовательная магистраль SSB

1. Общая организация. Магистраль SSB обеспечивает связь между сегментами нли модулями интерфейса МВП через двухпроводную шину с частотой 2 МГц. Каждый сегмент может содержать подсистему из 20 или менее модулей, объединенных магистралями PSB и LBXIL

Магистраль может объединять до 32 узлов на расстоянии до 10 м. В качестве узла может использоваться сегмент илн отдельный модуль магистрали PSB. Подключение к сегменту осуществляется посредством кабеля через повторитель, расположенный в ЦОМ. Повторители служат для уменьшения емкостной нагрузки на кабель со стороны объединительной платы. Подключение непосредственно к модулям производится с помощью линий SDA и SDB на объединенной печатной плате магистрали PSB.

Передача по магистрали сообщений обеспечивает многопроцессорную работу в нескольких сегментах, а также передачу диагностической информации между сегментами или модулями.

2. Логическая организация. Магистраль использует протокол множественного доступа с опознаванием несущей и обнаружением конфликтов. Протокол разрешает узлам передавать данные всякий раз, когда они готовы. Когда узел образует сообщение для передачи, он вначале проверяет занятость магистрали. Если она занята, узел жлег, пока магистраль не освободится и не появится возможность рчботать в адресним пространстве интерфейса, после чего начинает передачу.

Передачу могут одновременно начать несколько узлов. Прн этом происходит так называемое столкновение или конфликт. Протокол обрабатывает подобные К01[флик-ты при помощи детерминированного алгоритма разрешения конфликтов, гарантирующего квант времени, в течение которого каждый узел может получить доступ без помех от других узлов.

Метод обеспечивает получение ответа в реальном времени, так -что узлы могут разрешать свои конфликты за конечное время. Для

Таблица 7.23. Линии магистрали SSB

Линии

магнстряли

Логическое

состояние

Столкновение

Код 0

Код 1

Ожидание



обнаружения ошибок передави испожзуется 16-разрядный циклический избыточный код, который формирует и контролирует передачу сообщений. Функции сигнальных линий магистрали SSB приведены в табл. 7.23.

3. Физическая реализация. Магистраль SSB конструктивно может включать две составляющие: кабель, объединяющий сегменты; линии SDA и SDB на объединительной печатной плате магистрали PSB. Кабель, который может содержать две витые пары, соединяет ЦОМ сегментов.

Сигтлы вырабатываются схемами с открытым коллектором. Требования к кабелю являются обычными требованиями к линиям передачи. Общая длнна кабеля не более 10 м. Для повышения надежности приемники могут содержать схемы фильтрации помех.

7.4. ИНТЕРФЕЙСНАЯ СИСТЕМА VME-bus 7.4.1. Общие сведения

Интерфейс VME-bus (Versabus Module Europe-bus), разработанный на основе документа Versabus (IEEE Р-961), предназначен для построения модульных вычислительных систем (МВС), в основном использующих МП фирмы Motorola типов 6800, 68000, 68020. Интерфейс содержит три магистрали; две параллельные, VME,VMX, и последовательную VMS. Архитектура магистрали VME предусматривает раздельные 8- и 16-разрядные тракты данных н 16- п 24-разрядные тракты адреса в одном соединителе. При использовании второго соединителя на плате реализуются 32-разрядные тракты данных и адреса. В магистрали VME реализована миогонроцсссорная работа с четырьмя линиями арбитража и семью линиями прерывания.

Магистраль VMX использует оставшиеся контакты второго соединителя и имеет 32-разрядную шииу данных и 24-разрядную мультиплексированную шину адреса. Магистраль VMX обеспечивает расширение локальной шииы процессорного модуля иа пять соседних мест объединительной платы, что позволяет процессору обращаться к дополнительной памяти без затрат време1Щ на арбитраж и освобождает основную магистраль VME. Магистраль VME предусматривает также связь модулей памяти с контроллером ПДП. "Имеется вариант магистрали MVMX32, предусматривающий мультиплексированную 32-рззряаву» шину адреса-даииых.

Последовательная магистраль VMS с автоматическим арбитражем использует две лниин для передачи дашгых и предназначена для обмена короткими и срочными сообщениями в системах с непосредственной связью и с гибко связанными процессоралпг Магистраль VMS можно использовать для связи как в одном крейте, так и между процессорами в разных крейтах.

7.4.2. Организация магистрали VME

Магистраль имеет асинхронный протокол, раздельные шины адреса и данных, мультипроцессорные возможиости. Арбитраж производится парал.пельно с передачами по магистрали. Специальный модуль - системный контроллер - содержит арбитр, системный генератор, аппаратуру инициализации и обнаружения отказов

На магистрали выполняются четыре основные функции; передача данных, арбитраж, приоритетное прерывание и служебные. В со-

Наименование

Обозначение

Назначение

Шниа адреса

Шина данных

Модификатор адреса Запись

Строб адреса Строб данных Длинное слово

Подтверждение передачи

Ошибка шнны

Запрос магистрали

Предоставление магистрали

Занятость магистрали Очистка

Запрос прерывания

Подтверждение прерывания

Подтверждение прерывания

Передача данных

А01...А31 D00...D3I АМ0...АМ5

WRITE

AS DSO, DSl LWORD

DTACK BERR

Передача адреса по 15, 23, 31-й линиям

Передача 8-, 16-, 32-разрядных даииых

Режим передачи

Идентификация операции записи-чтения

Сопровождение адреса Сопровождение данных Идентификация передачи 32-разрядиого слова данных Идентификация исполнителем приема данных прн записи и действительности данных прн чтенпн

Идентификация иснолинтелем ошибки и немедленного прекращения цикла

Арбитраж

BR0...BR3

BGOIN... ..,BG31N, BG0OUT...

...возоит

BBSY BCLR

Идентификация наличия запроса соответствующего уровня иа захват магистрали Входные и выходные сигналы «гирляндиой* линии предоставления магистрали

Идентификация использования магистрали задатчиком Указание текущему задатчику о наличии более приоритетного запроса

Прерывание IRQ1. ..1RQ7 IACK

IACK1N, 1ACK0UT

Запросы прерывания соответствующего уровня, 7 - высший Сигнал ответа от задатчика, обрабатывающего запросы прерываиия

Входные и выходные сигналы «гирляидной» линии подтверждения прерывания

18-176



Окончание табл. 7.24

Наименование

Обозначение

Назначение

Служебные

Сброс системы Отказ питания

Системный синхроимпульс Сбой системы

SYSRESET ACFAIL

SYS( LK

SYSi AIL

Общий сброс системы Идентификация неисправности блока питания

Сигнал с частотой 16 МГц для синхронизации модулей Генерируется модулем сиегемы для индикации сбоя

ответствии с выполняемыми функциями выделены четыре группы шнн. Наименования, сокращенные обозначения и назначение сигна лов на магистрали приведены в табл. 7.24.

Наличие 31-разрядной адресной шины и двух стробов данных обеспечивает прямую адресацию 4 Гбайт памяти. Шесть разрядов модификатора адреса (МА) позволяют задатчнку передавать исполнителю дополнительную информацию. Для большинства исполнителей нет необхояимисти работать в полном пространстве памяти и дешифрировать 31-разрядный адрес. Поэтому иа интерфейсе определены три адресации; короткая (64 Кбайта), стандартная (16Л1байт) h расширенная (4 Гбайга), Исполнители, принимающие код МА при С1андартной адресации, игнорируют старшие 8 адресных линий, при короткой адресации - старшие 16 адресных линий. Исполнители, не деищфрирующне старшие адресные линии, не отвечают иа коды МА при расширенной адресации,

Иснолнигели в системе могут отвечать на единственный код МА. Пги наличии в системе нескольких задатчиков каждому из них может быть присвоен код МА, который нспользуется при обращении труппой исполнителей. Это обеспечивает возможность расчленения системы и предохранения ее от отказа при сбое одного задатчика.

Исполнители могут выдавать ответ по разным адресам в зависимости от получаемого кода МА, Это дает возможность задатчику размешать коды системных устройств в пространстве памяти (в определенных участках пространства) или исключать их заданием раз> личных кодов МА Исполнители могут некоторым МА отвечать, 8 другим - нет, что позволяет установить несколько уровней привилегии Кажпый Задатчик при обращении к исполнителю может указывать МА свой уровень привилегии. Если исполнитель принимает неподходящий код МА, то он не отвечает.

В табл. 7.25 приведены возможные коды МА, при этом они подразделены Н8 категории в зависимости от того, определены ли они интерфейсом VME. пользователем или резервируются. Коды, опре-деляемые интерфейсом, предназначены для специальных целей. Четыре кода МА могут использоваться для указания специального тнна цикла передачи -• цикла с последовательным доступом. Если один из них передается в шину, то модули памяти системы автоматически помещают адрес в счетчик и затем при передаче каждого байта, сло« ва или двойного слова соответствующим образом увеличивают его аиачение. Коды МА могу! использоваться в качестве селекторов

ТаблицS li Кохи МА иапимраан VME

Шестяаддате-ричны» ход МА

Фушция

I Шеств»«цате-I ричаый код МА

ЗЕ 3D ЗС ЗВ ЗА 39 2Е...38 2D

2А...2С -

Ст, Првл, Пел Првл, Прог Ст, Првл, Дани Резервный Ст, НП, Пел Ст, НП, Прог Ст, НП, Данн Резервные Кор, Првл, ВВ Резервные Кор, НП, ВВ

20...28 10...IF

OF ОЕ 0D ОС ОВ OA 09 00...08

Резервные Определяется пользователем Расш, Првл, Пел Расш, Првл, Прог Расш, Првл, Данн Резервный Расш, НП, Пел Расш, НП, Прог Расш, НП, Данн Резервные

Примечанне. Ст - стандартная адресация; Кор - короткая адресация Расш - расширенная адресация; Првл - привилегированный доступ; Нп-непривилегированный доступ; Пел - последовательный доступ; Прог- программа: Данн-данные; ВВ - ввод-вывод.

регистра сегмента при динамическом распределении памяти, В этом случае задатчнк подает в шину коды МА, которые указывают схеме управления памятью, какой именно набор регистров сегмента должен использоваться.

Коды определяемые пользователем, могут применяться в любых целях, указанных выше (например, для разбиения системы, управления распределением памяти, защиты памяти и т. д.). Коды, отмеченные как резервные, использовать запрещается. Они предназначены для последующего развития системы.

В зависимости от выбранного режима иа интерфейсе могут передаваться три тина даиных: байт, слово (2 байта) и двойное слово (4 байта). Байт передается по линиям D00...D07 или D08...D15. С/Ю-во -только по линиям D00...D15, а двойное слово -по линиям D00...D31

При выполнении операции передачи задатчик вначале запрашивает у арбитра, расположенного в системном контроллере, разрешение иа использование шины даиных. При получении разрешения арбитра задатчик организует выполнение операции на магистрали. Временнйя диаграмма операции чтения байта показана на рнс. 7.8, В начале цикла адрес подается иа соответствующие линии А01.. А31, а код МА -на линии АМ0...АМ5. Отсутствие сигнала на лннни LWORD означает, что ведется передача менее 32 бит. После установления адресной информации задатчик возбуждает линию AS. Исполнитель, принимая сигнал AS, сравнивает адрес иа магистрали с предварительно ему назначенным. При совпадении адресов и отсутствии ошибок исполнитель начинает выборку даиных, подлежащих передаче. Затем задатчик устанавливает сигнал иа линии DS0, указывая, что передается нечетный байт слова, и ожидает, пока исполнитель не подтвердит факт передачи. При обнаружении недопустимой передачи или внутренней ошибки исполнитель прерывает цикл, формируя сигнал на линии BERR. При нормальной работе исполнитель под*

18»



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 [44] 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67


0.0162